晶体管（FET，在现代 IC 中）永远不会立即从完全关闭切换到完全开启。在开启或关闭时有一段时间 FET 就像一个电阻器（即使完全开启它仍然有一个电阻）。

如您所知，通过电阻器的电流会产生热量（\$P=I^2R\$ 或 \$P=\frac{V^2}{R}\$）。

晶体管开关越多，它们在电阻状态下花费的时间就越多，因此它们产生的热量就越多。因此，产生的热量可以与晶体管的数量成正比——但它也取决于哪些晶体管在什么时候做什么，这取决于芯片被指示做什么。

是的，制造商可能会将其设计的特定模块（不是单个晶体管，而是形成完整功能的模块）放置在某些区域，具体取决于模块可能产生的热量 - 要么将其放置在具有更好热粘合性的位置，要么放置它远离另一个可能产生热量的块。他们还必须考虑到芯片内的功率分布，因此任意放置块可能并不总是可行的，因此他们必须做出妥协。

任何不是超导体的东西中的所有电流都会产生热量。在芯片中，它主要在铝“金属”层中流动（为什么不是铜呢？事实证明，它与硅的其他部分发生了令人讨厌的化学相互作用）。

是什么导致电流流动？每次晶体管改变状态时，都可以将其建模为电容器（驱动逻辑门的 FET 栅极加上寄生导线电容）通过导线和前一个栅极的输出 FET 充电/放电。这是“切换”或“动态”电源。它与开关速度和电压的平方成正比；因此从 5V 驱动到 3.3V 再到 1.8V 以提高效率。

绝缘体并不完美，有些地方很薄。晶体管可能没有完全“关闭”。如果一个 FET 的关断电阻为 1 兆欧，并且你将其中的一百万个并联，它看起来就像一个 1 欧电阻。这就是“泄漏”的力量。它与晶体管的数量成正比。

我在一家初创公司工作了十年，致力于优化电源。:) 有很多技术：速度/泄漏权衡（“高 k 金属门”）、完全关闭部分电路、时钟门控、降低时钟频率、尺寸和布局。

很简单，我们知道根据焦耳定律，每当电子流过导体时，由于材料的电阻而产生的热量，因为每个导体中都有一定的电阻。

1）任何时候有电流流动，电子的碰撞都会产生热量。2）是的，通常，相关性是线性的。3) CPU 制造商不太可能优化单个晶体管的位置，以尽量减少产生的热量（它们都在同一个外壳内）。
当 CPU 处于“空闲”状态时，尽管它使用的电流最少，但它会产生热量。当处理器开始“处理”信息时，各个晶体管会切换状态。这种切换也会产生热量。此外，开关频率影响发热率，频率越高发热率越高。由于芯片的散热能力是固定的，因此如果以高于设计运行频率的频率运行，它可能会过热。