您忘记了这些电压源是“理想的”。因此，如果您的输入是直接来自电源的 20V，那么它将始终为 20V。

在那里扔一个串联电阻，你可以看到它是如何工作的。

我使用 LTspice 对电路进行建模。

R1 是某些 IC 引脚的输入电阻。

我以 1V 为增量进行了从 -10V 到 10V 的直流扫描。

如您所见，当我开始超过 5.7V 时，R1 只能看到 ~5.7V。

ESD 的电压要高得多，并且只持续很短的时间，但这应该可以证明其保护作用。

当\$V_{pin} > V_{dd}+0.7\$或当\$V_{pin} < -0.7\$时，其中一个二极管将开始导通。过电压（任何高于 5.7V 或低于 -0.7V 的电压）要么接地，要么返回电源。

该电路可在某些条件下防止过压和 ESD。主要假设是，与 Vpin 上的能量源相比，Vd 是“僵硬的”。这通常适用于 Vd = 1 A 的电源 + 能力，并且 Vpin 是典型的信号源。如果 Vpin 是例如汽车电池，那么所有关于 D3 被销毁之前的时间都可能会失败。.

如图所示，输入 Vpin 通过二极管 D3 连接到 Vdd。要么
- 输入将被钳位到高于 Vd 的一个二极管压降，因为源没有足够的能量来提高 Vd 的电压，或者
- Vd 将上升到 Vpin 附近 - 只有当 Vpin 比 Vd“硬”很多时。通常不会，否则
- D3将作为能源被破坏并沉没

通常在 Vpin 和 D2 D3 结之间添加一个小电阻 - 比如说 1k 到 10k。

Vpin 现在必须通过电阻下降 ~= Vpin-Vd。

ESD：相同的电路对 ESD 的工作方式相同，它“只是”一种更高电压、更低能量（你希望）的能源。同样，串联输入电阻器会有所帮助。诸如上升时间和可用能量甚至二极管响应时间等方面变得很重要。

ESD 测试可高达 +8kV 或低至 -8kV。当发生 +8kV 放电时，电流将流过 D3 并试图自行中和。当-8kV 发生时，电流将流过D2。

在实际应用中，VDD 和 VSS 电源相距甚远。当 ESD 发生时，尖峰将从 VDD（或 VSS）走线跳出并干扰其他组件。

为了尽量减少这种不需要的特性，请始终在 VDD 和 VSS 之间添加一个大容量电容；最接近 D2 和 D3。

“当 Vin > Vcc+0.7 或当 Vin < -0.7 时，其中一个二极管将开始导通。过电压（高于 5.7 或低于 -0.7 的任何电压都会通过接地或返回电源”我认为这个解释来自 efox29 几乎可以回答您的问题。

你的图片有点误导。写入 20V 的 Vpin 节点希望永远不会达到 20V。随着 Vpin 电压开始上升（上升到 20V），一旦它超过 Vdd 电压 (5V+0.7)，D3 二极管就会导通并将大部分电流发送到 Vdd 节点，而 Vpin 不会获得更高的电压。

同样，D2 会将 Vpin 电压钳制为不小于 Vss

Vdd 电源的工作是将 Vdd 和地之间的电位差保持在 5V。如果您尝试通过向 vdd 节点发送电流来使 vdd 大于 5v，则 Vdd 电源轨电源会将您发送到地的额外电流传递到地，从而使 vdd 保持在 5v。如果您确实要求 vin 节点为 20v（相对于地），那么您有两个源需要为同一节点提供不同的电压（认为他们称之为“源争用”）。如果 Vin 处的 20V 电​​源足够强，以至于它可以提供比 5v vdd 轨可以吸收的电流更多的电流（这必须是很多电流，并且 D3 可能会因电流太大而失效），那么 Vdd 节点将由 20V vin 电源强制为 19.3V。