对于我正在做的一些小型 2 层板，我将顶层用于部件和信号，并在底层上浇注，没有或非常短的迹线，基于对我之前问题的评论和回答
由于顶层被很多岛屿变得过于碎裂，这使得它实际上毫无用处，我还试图最小化 IC 和去耦电容之间的电流回路（如果我离开顶层，它将连接到电容和接地引脚分开而不是单点），因此出于上述原因，我决定根本不在顶层使用铜浇注。
这种方法的问题在于制造方面，如果我理解正确，如果 PCB 两侧的铜不相等，FR4 材料可能会包裹（尽管我不明白为什么典型的 4 层板不会发生这种情况stack-up sig-gnd-vcc-sig），所以我回到了我开始的地方
我一直在做很多研究，但仍然找不到确凿的答案，我无法决定该怎么做。
这是一个示例板，右侧没有顶部覆铜。
更新：根据您的评论，我修改了电路板以尽可能避免破土动工，但仍然无法决定顶层。
一般来说，我会说保持顶部倾倒；它当然没有害处，而且它还有一些次要的好处，例如需要更少的蚀刻和回流期间电路板上的热应力更小。
您仍然需要注意电流回路并适当放置过孔，而不仅仅是随机分散它们。由于 FT232R 是板上唯一的有源芯片，因此请关注其输出。有两个 LED 由 V USB供电，还有一些与串行端口相关的输出由 V CC供电。当这些输出中的任何一个改变状态时，电流会流向哪里？尽量保持路径尽可能短和直接。
请特别注意非浇注示例中 USB 连接器的接地路径。它必须下降，穿过芯片下方，然后在到达芯片顶部的接地引脚之前从右侧上升。顶部浇注大大缩短了这一点。在任何一种情况下，如果您调整芯片引脚 1 附近的通孔，以便底部倾倒在那里连续，将会有所帮助。
关于您的设计的一个方面：尽量避免三个蚀刻以锐角聚集在一起，就像您在 Vcc 迹线上那样。做一个直角三通连接。
在这种情况下，没有铜似乎比倒铜更好。使用 I2C，您并不是真的处于高频状态，但门可能会以大约 350ps 的速度切换，这仍然可能导致电动势、振铃等。
正如 Andy Aka 所建议的那样（这个答案只是对他的补充），在底部保持一个更好的接地层在这里更重要，你最好尽量避免它被破坏。请注意，TXD 导致底部铜线出现分水，并在左下角形成一个“托架”并断开连接。如果你通过接地平面，尽可能短的走线。
如果您确实倒了铜，请确保移除任何看起来像半岛/海湾、长悬空条等的东西；或者在尖端放置一个通孔并缝合它们。
整个 L 形铜倒在 IC 的顶部引脚周围，对我来说就像天线（光盘：我不是射频专家），请记住，电动势辐射受L 形铜制作的矩形区域的影响。在某些频率（或谐波）下，这东西可能会很好地点亮。
就铜的电源层去耦特性而言，您需要至少 1 平方英寸的铜以小于 10 mil 的 prepeg（gnd-vcc 层间隙）才能使一切顺利进行。所以在这里不用担心。
Quote: 他们说有两种类型的工程师：
“那些有意制造触角的人，以及那些无意制造触角的人。”
首先，我看到至少有三个轨道不需要路由到不同的层 - 即使这意味着在顶部的轨道上增加 2 英寸（300 皮秒），你也要尽量减少底部浇注的破损。层。你培养了对这些事情的眼光：-
好的，我已经说过这些事情了，仅在顶部布线的一个轨道可能会使另一个建议难以执行，但您会找到一种更好的方法来最小化底部的轨道。让0V更好！
就我个人而言，我不关心顶部倾倒，我倾向于将芯片的电源电压（对于我所做的模拟/数字东西）视为顶层的轨道。但是，如果我在完成大部分路由时看到机会，我可能会对底层做出一些额外的妥协，如果它可以让我在顶层使用 Vcc（或其他接地）进行良好的泛洪。
我将完成我的路由，然后完成 Vcc 路由，看看我能用顶部浇注（如果有的话）做什么。
sig-gnd-vcc-sig 是“平衡的”，因为三明治关于板的中心线是对称的 - 这假设内层的铜量大致相同，并且没有太多的大外层的一个区域上有铜东西，但这是“老派生产价值”，不应该是一个大问题。显然，与另一侧相比，gnd-sig 一方面代表了大量的铜，但同样是老式的护理被更好的现代生产标准所取代。