对于像您这样的中等精度、低采样率的混合信号应用，您面临的主要问题是拥有足够准确的参考以及将数字开关噪声排除在 ADC 之外。这有几个步骤，从设计阶段开始，一直到电路板布局。
在电路设计期间
首先，在设计阶段，必须为 ADC 提供适当的参考、正确的去耦和低阻抗信号驱动，以便进行正确的转换。此外，必须对信号进行滤波（在像您这样的仪器应用程序中进行低通滤波），以防止 ADC 有效地将较高频率下变频到基带（RF 应用程序可以使用慢速 ADC + 带通前端滤波器对信号进行奈奎斯特下变频，节省在专用混音器和 LO 上）。
稳定您的参考
参考范围从琐碎和可悲的（软糖分立齐纳二极管，好到哦，4 位）到疯狂的（用于高性能仪器应用的加热 IC 埋齐纳二极管）——而且规格通常不明确，混合单元在让新手感到困惑的方式。LTC AN82中的图表是对此有用的解毒剂 - 考虑到您的应用，您的 ADC 是一个 12 位单元，在给定稳定参考和 5V 电源的情况下能够提供 11+ ENOB，我会指定参考精确到 0.02% 或在感兴趣的温度范围内更好，并且 RMS 噪声不是问题，因为它比您的精度规格小一个数量级。
不幸的是，没有修剪的 0.02% 初始准确度是关于事情开始变得相当……困难的地方。考虑到所需的 ENOB 性能，使用 4.096V 参考意味着我想在安静的 5V 电源上运行 ADC，并带有一个到 Pi 的 3.3VI/O 的逻辑电平转换器，而 4.096V 为您提供了一个不错的、方便的1mV/count 关系，我们仅限于ADR4540、X60003、MAX6126AASA或LTC6655B尽管最后一部分将其关闭，因为它具有 0.025% 的初始精度。虽然温度系数和迟滞不是问题，因为我认为这是一个工作台应用，并且线路和负载调节不是主要问题，因为它由与 ADC 相同的 5V 稳压电源供电，并且仅驱动 ADC 的 Vref 引脚，长期漂移由于缺少微调，这也是一个问题——为此，ADR4540 和 MAX6126AASA 分别是 25ppm/root-khr 和 20ppm/root-khr 典型值的明显赢家——大约需要 10-1 比率考虑长期漂移无关紧要。（其他两个部分的长期漂移通常在 50-60ppm/root-khr 左右。）
解耦一切
MCP3208 数据表建议使用最小 1µF 的去耦电容，从 Vdd 连接到接地系统——AGND 和 DGND 也应该连接到同一个接地系统。电路板 5V 电源轨上也应使用最小 10µF/10V 陶瓷或聚合物钽块去耦器。
最重要的是，参考应该按照数据表去耦——除了存在任何大容量去耦电容之外，这通常是输出端 100nF 和输入端 100nF，但 LTC6655 需要更大的输出电容（使用相同的P/N 作为大容量去耦器工作），而 X60003 由于其低功耗设计而在相反的方向上挑剔。
输入驱动/缓冲/过滤
值得庆幸的是，这并不难——0.02% 的精度转换为 800µV 的最大输入偏移，而且我可以比使用 MHz 范围内的 GBW 好几个数量级，同时使用当今零可用的单 5V 电源运行-漂移和内部微调放大器。AD8630提供低噪声自动归零选项，而快速内部微调的低失调放大器包括OPA4350和OPA4192。无论哪种方式，都可以使用 MCP3208 数据表中的两极 Sallen 和 Key 低通抗混叠滤波器，将转角频率设置为大约 5kHz 左右——其他滤波器设计也可以工作。
电源和数字接口
MCP3208 的 ENOB（有效位数）规范取决于电源——它在 5V 电源下的性能优于在 2.7-3.3V 电源下的性能；它还必须在 5V 电压下运行才能使用 4.096V 参考电压。这就提出了一个问题，即 Pi 使用 3.3V 逻辑并且不能承受 5V，需要一个逻辑电平转换 IC，例如TXB0104 ——A 侧连接到 Pi，而 B 侧连接到 ADC。
此外，5V 电源应该相当干净——应该使用线性稳压器从更高的电源电压在板上生成它。如果应用中没有更高的电源电压可用，则可以使用现有的 5V 电源轨，前提是使用 LC 去耦网络将大量数字噪声远离 ADC 和运算放大器电源轨。
布局时间
有效的混合信号布局有两个关键：分区和供应/返回布局。我将依次谈到这些。
首先，我会将电路板布局整齐地分成两侧——数字侧和模拟侧。所有数字迹线（SPI 接口，在您使用的 MCP3208 的情况下）都在电路板的数字侧——电路板的这一侧还包含逻辑电平转换器芯片和到 Pi 的 I/O 连接器。电路板的模拟侧包含所有模拟迹线和电路——参考电压位于此处，输入滤波器、输入保护和模拟输入连接器也位于此处。ADC（如果您使用来自 Pi 的 5V 电压，还有滤波电感器）是弥补这一差距的唯一组件——事实上，
另请注意，我链接的所有部件均采用粗间距 SMT 封装——如果此处要使用双面板，强烈建议使用背面作为连续 GND 平面的单面布局。如果不反对成本，四层板将提供除接地层之外的连续模拟 Vdd 层，以及为逻辑电平转换器 IC 的 3.3V 逻辑侧提供“电源池”的空间。但是，在此应用中不需要分离接地层——信号走线的正确布线将使返回电流保持在它们所属的位置。