最近我不得不为我的项目无线电力传输构建一个 H 桥驱动程序。我了解到我需要在提供给 IR2110 的 PWM 信号中设置死区时间，IR2110 没有任何死区时间控制功能。由于我的模型只需要低于 200kHZ，我必须对我用来生成 pwm 信号的 arduino uno 进行编码，以获得死区时间。我的大脑陷入了一个问题，通用mosfet和处理器内部使用的mosfet/晶体管有什么区别？由于现代 CPU 时钟接近 5GHz，而普通 CPU 的时钟可能在 3Ghz 左右。那么他们是如何做到的呢？
它们如何减少 CPU 的关闭延迟？根据数据表，CPU 内的 mosfet 如何切换得如此之快，而像 IRFZ44N 这样的通用 mosfet 的关闭延迟时间为 44ns？
谢谢。
MOSFET 负载驱动器比 CPU 芯片上使用的 FET 大得多：它们必须处理它们设计驱动的电压和电流。由于它们的尺寸，它们具有较大的栅极电容，因此需要更长的时间才能将它们的栅极电压从“开”状态变为“关”状态。此外，为了实现适合驱动器的低 Rds(on)，它们需要比 CPU FET 更高的 Vgs(on)。这进一步增加了充电负担，从而增加了切换时间。
相比之下，CPU 晶体管体积很小，工作在低电压下，并且驱动相对较小的片上负载。它们具有小栅极电容和低 Vgs(on)，因此它们可以非常快速地切换。它们有时还被允许具有超低的栅极阈值，甚至有一点泄漏，因此切换它们所需的栅极电压摆幅会进一步降低。
逻辑芯片中 MOSFET 的构造通常与分立 MOSFET 的构造大不相同。典型的分立 MOSFET 实际上将构建为大量并联的 MOSFET，其一侧的漏极和栅极触点，另一侧的体接触，以及与体区域相连的源极区域。在一侧只有两种接触而不是全部三种接触，极大地方便了芯片上的所有器件的并行布线。
然而，在芯片内使用这种几何形状将需要将所有源极或所有漏极连接在一起，这将极大地限制人们可以创建的有用电路的范围。相反，逻辑芯片通常使用晶体管，其源极、漏极和栅极都位于芯片的同一侧，与体接触隔离。这将使并联许多晶体管变得更加困难，但由于逻辑芯片内的相对较少的晶体管将并联，这并没有什么大的损失。