我正在我的一个项目中使用 I2S 音频协议，我想在我的一个班级的最终项目中使用它。不过老实说，我并不完全了解 MCLK 线。你会想，“哦，这只是代表主时钟”，你可能是对的，但由于一切都与音频和采样率有关，我感到困惑。
我在软件模式下使用CS42436：简而言之，它接收 3 个信号（我在质疑）。
MCLK - 主时钟（输入） - delta-sigma 调制器和数字滤波器的时钟源。
SCLK - 串行时钟（输入） - 串行音频接口的串行时钟。输入频率必须为 256 x Fs
FS - 帧同步（输入） - 以 TDM 数字接口格式表示新 TDM 帧的开始。
有人可以参考这张图片解释如何使用这些时钟信号吗？
我知道中间信号是串行时钟，但另外两个我根本不明白。
顶部信号是帧同步 (FS)。FS 用于指示音频是用于左声道还是右声道。不要将它们视为“左”和“右”，它们只是任意名称。将它们视为通道 0（FS 清除）和通道 1（FS 设置），时分复用到单个通信链路上。
底部信号是时钟输入（？）您的 MCU 的串行数据。
MCLK 在该图中不可见。它是音频编解码器（在您的情况下为 CS42436）用于计时和/或驱动其自己的内部操作的时钟。这是一个相对较高的频率；一个常见的值是 256*Fs（其中 Fs 是采样率，例如 44.1kHz）。10-60MHz 范围内的值非常典型。
串行时钟不是 256 * Fs，串行时钟是您的采样频率 (Fs) * # of bits / channel * # of channels。例如，2 个立体声通道和 1 个单声道通道。
帧同步或 LR（左右声道）时钟或通常称为字同步，这是您正在播放或捕获音频文件的采样率。
位时钟或称为 I2S 时钟，由 Frame Sync * 通道数（在 I2S 中为 2，即 L 和 R）和每个通道的位数（取决于采样格式 8、16、32 位模式）得出
这是通过 I2S 数据线（输入或输出）录制或播放的真实采样 PCM 数据。
主时钟 (Mclk)：Mlck 在主模式下工作时从 LRCK 和 SCK 派生（用于同步音频编解码器的内部操作）。这也可以在从属模式下启用/禁用（当主控无法提供 mclk 时）。
主时钟生成 i2s 流的时序，因此位时钟和帧同步信号是从中派生的。它可以通过连接到 DAC（i2s-master）的 Crystal 导出。或者，它可能是 CPU 向 DAC 提供 MCLK，它仍然是主控。