在 Intel 的 Pentium Processor Family Developer Manual 中，关于 CPU 时钟，它说“建议 CLK 在 VCC 达到其正常工作水平后的 150 ms 内开始切换。这个建议是为了确保设备的长期可靠性。”
从电路实现的角度来看，将时钟保持在低位或高位会如何损坏设备？
“建议 CLK 在 150 毫秒内开始切换……以确保设备的长期可靠性”——为什么？
电器工程
力量
重置
损害
英特尔
2022-02-03 09:00:32
3个回答
毫无疑问，时钟运行芯片内的电荷泵，为各种功能区域提供偏置电压。如果没有适当的偏置，泄漏电流可能高于晶体管真正设计用于长期处理的。
如果可能发生三态总线争用，则直通能量温度升高将具有相同的时间量。看来上电复位是不够的。
不一定是高时钟或低时钟会影响序列，但它实际上可能最初由于器件电流稳定而错过几个时钟周期，从而由于虚假错误而降低整体长期可用性
其它你可能感兴趣的问题