电器工程 - 理论时钟问题 - 吾爱随笔录

只是一个理论问题比什么都重要。时钟信号在峰谷之间是否必须具有相同的宽度？

带数据的正常时钟信号（下）：

正常时钟

带有数据的随机时钟信号（数据仍然与时钟同步）（下）：

随机时钟

芯片（通常是任何芯片，但作为示例，串行并行输出移位寄存器）在更随机的时钟下是否仍能正常运行？如果不是，为什么不呢？

同样，不是我打算这样做，但理论上有什么理由我不能使用 Raspberry Pi/Arduino 上的标准输出引脚作为时钟，而另一个引脚作为数据？

示例伪代码：

fakeClockPin = 1;
dataPin = 2;

setPin(dataPin, HIGH);
setPin(fakeClockPin, HIGH);
sleep(1); //1ms
setPin(fakeClockPin, LOW);
sleep(1); //1ms

setPin(dataPin, LOW);
setPin(fakeClockPin, HIGH);
sleep(1); //1ms
setPin(fakeClockPin, LOW);
sleep(1); //1ms

setPin(dataPin, HIGH);
setPin(fakeClockPin, HIGH);
sleep(1); //1ms
setPin(fakeClockPin, LOW);
sleep(1); //1ms

setPin(dataPin, LOW);
setPin(fakeClockPin, HIGH);
sleep(1); //1ms
setPin(fakeClockPin, LOW);
sleep(1); //1ms