上拉通常位于主设备附近。

本应用笔记介绍了一些计算。本质上，上拉的大小将由总总线电容和总线上设备的下拉能力定义：

$R_p \ge \dfrac{V_{dd}-V_{OL}}{I_{OL}}$

和

$R_p \le \dfrac{300ns}{0.847298 \times C_{bus}}$

在哪里$V_{OL}$是所需的逻辑低电压，$I_{OL}$是灌电流，并且$C_{bus}$是总线电容。

当然，一旦构建了样本，最好的办法就是确定波形范围并进行任何需要的调整。

当线路被拉低时，驱动器引脚（主机上的 SCL，或主机或从机上的 SDA）提供电流 V/R 来执行此操作；因此，如果它是 5V 的 10k 电阻，驱动器将需要吸收 0.5 mA。更大的电阻意味着需要更少的电流，但线路会拉得更慢（尤其是在长线路上），这可能会限制您的速率。较小的电阻器拉起来更快，但在某些时候你会烧坏驱动器引脚（检查数据表）。3.3K到10K大概没问题；如果是 3.3V 可能是 2.2K-4.7K

将它们电气放置在哪里并不重要，但是如果电缆可能断开连接，则最好靠近主设备；或者你可以在每一端放置一个 10k 的上拉电阻，而不是一个 4k7，这样可以在电缆断开连接时让两端都保持愉快。

通常，对于 +-20cm 的电缆长度，100kHz 的 SCL 对 10k 会很满意。随着频率和/或长度的增加，您可能会低至 1k。