40 Gbit/s 以太网接口如何在芯片中处理数据包?

电器工程 数字逻辑 以太网 光电子学
2022-01-07 21:49:55

40 Gbit/s 以太网接口上应该有 40 GHz 信号。普通的硅 IC 技术如何应对如此奇特的野兽?

我最好的猜测是内部使用了各种并行总线,但我在这些东西的内部没有发现太多。

3个回答

40G 以太网实际上是四个并行运行的物理 10G 链路。现代 FPGA 的 SERDES 硬件可以以超过 10 Gbps 的速度运行,并且通常在 FPGA 内部使用 4 个以 312.5 MHz 运行的 32 位总线。这为您提供了恰好 40.000 Gbps 的数据速率。

有几种方法可以使数据链接更快:

  • 每秒进行更多传输
  • 每次传输发送更多位
  • 并行运行多个链接

40G 以太网做到了这一切:根据维基百科,它使用 4 个通道,每个通道以 1.6GHz 运行,每个时钟周期传输 6.25 位,从而产生 40Gbit/s 的总带宽。

这是一张图片,向您展示了它与其他以太网技术的关系(它停止在 10G;40G 使用更好的电缆和/或更短的距离来实现 4 倍的频谱带宽):

在此处输入图像描述

查看图书馆中的 IEEE red-rag,固态电路杂志。几乎每一期都有 40GigaBit 接收器的讨论。