我将尝试将低速 8 位 DDR2 芯片连接到 FPGA,我有一些关键的问题要让它工作:-)
终端电阻的想法是将大部分信号吸收到 GND 是否正确,这样只有一小部分反射回来?有没有人尝试过让我们说 2-3 个较小值的电阻器,以便多次挖掘反射将异相并造成更少的干扰?
我将尝试将低速 8 位 DDR2 芯片连接到 FPGA,我有一些关键的问题要让它工作:-)
终端电阻的想法是将大部分信号吸收到 GND 是否正确,这样只有一小部分反射回来?有没有人尝试过让我们说 2-3 个较小值的电阻器,以便多次挖掘反射将异相并造成更少的干扰?
传输线可以建模为无限组的电容器和电感器(无损)。当您的电线变得足够大以至于您无法将电线视为即时连接时,您开始使用此模型。
首先,一个 LC 电路会振铃,如果它突然击中“开路”而不是另一个 LC 电路,它会弹跳得非常高。如果您要使用 10 个电感器和 10 个电容器制作模型,这很容易发生。当您将终端放在末端时,您正在衰减信号。如果最后有一个完美匹配的电阻器,则过冲为 0,因为电阻器会消耗其功率。
如果您改为在源和传输线之间放置一个与传输线匹配的电阻器,您将获得最有效的端接技术之一。在这种情况下,线路只能被驱动到目标电压的 1/2,但是信号沿着线路传输,当它到达另一端的开路时(大多数输入几乎以非常高的阻抗开路),它会反弹,加倍,并在接收器处为您提供全电压。然后信号向后传播,当它到达源时,终止于电阻器。
这可能不是很清楚,我非常建议“高速数字设计:黑魔法手册”,但这意味着您的线路在某一点上几乎不会驱动那么高,并且噪声是 dV/dt 的函数。这只会在源头上终止线路上的噪声,这有很大帮助。我强烈建议您阅读我最喜欢的黑魔法手册。
大多数人都听说过电感和电容的简单方程形式。电容随面积上升,随距离下降。电感随着环路的大小而增加。
如果您想到地平面上方的走线,当您加宽走线时,面积会增加,但距离不会。这意味着您的电容增加,而您的电感保持不变。随着距离的增加,您的面积必须增加很多以保持相同的阻抗。
只需匹配您的阻抗,添加一些端接,并尽量避免不良做法,例如跨接地平面中的断点桥接(这些信号线周围没有嵌入式走线)。我希望这也能让物理效果更加清晰。
您实际上会得到反射,但它不会反弹,而是会向下反弹。开路会使你的电压加倍,它都会向后反射。短路则相反,给你零电压。它还极大地增加了您的驱动程序的功率吸收。
将传输线想象成一堆由弹簧连接的悬挂重物。如果一切都是均匀的,并且在线的北端给一个重量一个短暂的向南推,让它回到原来的位置,一个非常好的波浪将沿着线向南传播;从一侧进入每个重物的能量将完美地传递到另一侧,因此一旦波浪经过重物,该重物将在其原始位置静止不动。一切都很好,直到波浪到达终点。
此时,可能会发生以下三种一般情况之一:
最后一个重量有一些阻力但不是正确数量的情况将表现为上述 (1) 和 (3) 或 (2) 和 (3) 的组合。要拍摄的场景是#3。
它们使阻抗与走线阻抗相匹配。这就是为什么没有反射。它们可能吸收电流的事实只是一个副作用。它们的值应根据走线阻抗以及接收器和驱动器的阻抗来计算。Johnson & Graham 的《高速数字设计》是我推荐的关于这个主题的书。
多个较小值的电阻器会使信号衰减太多。它也可能比驱动程序可以处理的电流更大。
终端电阻背后的原理是将输入的阻抗与传输线 (PCB) 走线和源的阻抗相匹配。通常,输入引脚具有高输入阻抗,因为它们是 CMOS。添加一个与高阻抗输入引脚并联的小值电阻器将有效地将输入阻抗设置为您添加的电阻器。这很有用,因为输出阻抗通常相当低,并且很容易制作低阻抗的微带传输线。
使用端接电阻器的目标是使其尽可能靠近输入引脚。由于电阻器不像集总元件,因此使用多个电阻器会不太理想。另一件事是你应该知道你的目标阻抗。电阻大于或小于阻抗会导致不匹配,从而导致反射。