10 Gb 以太网意味着每秒传输 100 亿位，但我不明白这在物理上是如何实现的（更不用说 100G 以太网了）。今天最快的 CPU 只运行在 ~8GHz，但即使传输不需要 CPU，它似乎仍然存在问题。
在 10G 下，每个比特仅持续 100 皮秒，在那个时间跨度内，我认为门延迟成为一个问题。这不是为每个位设置一条线的高电平或低电平那么简单，肯定需要数百个晶体管才能输出复杂的以太网波形。
这在接收端似乎是一个更大的问题，因为必须以非常高的速率对波形进行采样，如果这使用 ADC，则会引入更多延迟。
追查这个答案需要几个不同的链接，但似乎可以归结为：
1. 4 个差分对（总共 8 根线，但只有 4 个通道）。
2. 每秒 800 个超级符号。
3. 使用 PAM16，使用 16 个符号，转换为每条通道每波特 4 位。
鉴于这些信息，您可以得出 4 位*800 Mhz*4 通道，从而产生 12800 Mb/s 或 12.8 Gb/s。由于纠错编码和其他开销，他们只希望您从中获得 10 Gb/s。
请注意，电线本身仅在 800 MHz 频率下改变符号或幅度。就晶体管的开关速度而言，这相当不错。
现在这就是 10Gb 以太网的全部内容。他们如何为 100Gb 以太网做到这一点更令人难以置信。为此，他们似乎确实将频率提高到 10.3 GHz 或25GHz。有没有搞错？看这里为那张桌子。频率差异取决于您选择拥有多少铜线对数据通道。是否有人真的用铜制造了这个 25GHz 以太网，这很有趣。他们可能只是指定了它。当您开始达到这些频率时，您的电缆要么需要非常短，要么您只需切换到光纤，您可以在单根光纤上发送数百束光。这样，您不必以疯狂的速度前进，您只需在源处并行化数据并在目的地将其去并行化。
如果您想进一步研究，请参考：
https ://en.wikipedia.org/wiki/10_Gigabit_Ethernet#Copper
https://en.wikipedia.org/wiki/Pulse-amplitude_modulation
http://www.cablinginstall.com/文章/打印/volume-15/issue-7/features/technology/twisted-pair-options-for-10-gigabit-ethernet.html
https://en.wikipedia.org/wiki/Differential_signaling
10G 以太网（如其他答案所述）不会在 10 GHz 下进行信号转换，它使用跨 4 对的多级编码来实现 10 Gb/s。
然而，10+ 千兆位串行收发器在高速芯片上相当普遍。例如 PCIe、USB3.1、thunderbolt 和类似协议都在单个对上使用 10 gbit/s 的串行速率。
您是正确的，“批量”逻辑无法跟上该数据速率。当然，CPU 内核不会以这种频率运行，但即使是实现 PCIe 接口之类的逻辑也无法以这种速度运行。相反，他们使用专用的高速 SERDES。
数据通过宽并行总线与 IC 一起路由。专用硬件在输入/输出附近进行串行到并行或并行到串行的转换。SERDES 执行绝对最小的实际逻辑。发射器非常简单。它将有一个 PLL 来生成高速串行数据时钟和并行到串行逻辑。接收器更复杂，它们需要对输入数据进行时钟恢复，还需要进行帧检测以确保正确分组比特。总而言之，只有极少的逻辑需要以超高速运行。是的，通过转换的传播延迟非常重要，必须仔细设计电路，以使所有信号正确排列。
许多 10 GBit/s 以太网链路实际上是光学的（例如 10GBASE-SR 或 10GBASE-LR，请参阅https://en.wikipedia.org/wiki/10_Gigabit_Ethernet），尽管也有10GBASE-T通过 8P8C 双绞线电缆（ 'RJ45'）连接器，如@horta 所述。据我所知，与光学变体相比，这非常耗电。
数据从 CPU（或者更确切地说是内存）到以太网卡的传输通常通过基于 x86 的计算机中的 PCIe 总线进行。PCIe Gen 1通道的可用数据传输率为 2 Gbit/s 秒（在 8/10 位编码之后）。对于 8 个通道，理论最大值为 16 GBit/s（每个方向），足以驱动 10 GBit/s 以太网的单个端口。
CPU 将要传输的数据存放在 RAM 中，然后指示网卡从哪里获取（DMA），类似地，对于接收，CPU 分配缓冲区并通知网卡，然后通常在缓冲区（s ) 被填满。请注意，RAM 的带宽通常比 PCIe 总线的带宽大得多。
今天，我们拥有广泛可用的 PCIe Gen 3，其可用数据速率约为每通道和方向 8 GBit/s。一个 16 通道插槽理论上可以处理 128 GBit/s，足以支持 100 GBit/s 以太网（PCIe Gen 4 已于最近正式宣布）。
因此，在 PC 内部实现高吞吐量（无需过高的信号传输速度）的“诀窍”是使用并行总线 (RAM) 或多串行通道 (PCIe)。
对于100 Gbit/s 以太网，通常有四个链路，信号速度为 25 GBaud（100GBASE-SR4、100GBASE-LR4、100GBASE-CR4），还有一个标准用于具有十个链路（例如光纤对）的 10 Gbit/s （100GBASE-CR10、100GBASE-SR10、100GBASE-CR10）。对于更长距离的链路，也有仅使用单根光纤的标准，或者使用四个波长 (100GBASE-CWDM4)，或者使用两个偏振模式和 QPSK (100GBASE-ZR)。
对于长距离链路上的极高链路速度（例如每对光纤 20 Terabit/s 的Marea 跨大西洋光缆），将尽可能多的不同波长的发射器装入光纤和放大器的可用波长带，也称为 Dense波分复用 (DWDM)。请注意，这种多路复用器/多路分解器通常是其核心的仅光学设备，并由多个较低带宽的流馈送，这些流可以并行进行电子处理。
为了达到 20 TBit/s，还使用了先进的调制技术，在每个时钟周期可以传输多个幅度和相位（我在白皮书中看到了 64QAM ），因此每个时钟周期传输多个比特，类似于 10GBASE-T 标准由@horta 描述。