我一直在阅读有关去耦电容器的信息，但我似乎无法理解为什么 ST 建议在 72 MHz ARM 微控制器上使用 100 nF 去耦电容器。
由于谐振，通常 100 nF 去耦电容仅在 20-40 MHz 范围内有效。我认为 10 nF 去耦电容更合适，因为它们的谐振频率接近 100 MHz。
（显然，它取决于封装及其电感，但这些只是我所看到的大概值。）
根据 STM32F103 数据表，ST 建议在 V DD上使用 100 nF 电容，在 VDDA 上使用 10 nF 电容。这是为什么？我想我也应该在 V DD上使用 10 nF 。
你应该注意的三件事：
1) 在我看来，数据表和应用笔记中的大多数绕过建议都是相当随机的。您可能很容易成为比编写应用说明的人更好的工程师 :-)。更好的数据表将讨论您作为电路板设计师应该提供多低的阻抗以及频率。我在这里写过这个。
2）大部分寄生电感来自您的安装电感（占地面积和通孔长度），而不是电容器本身。这就是为什么您想要更小的包装而不是更小的价值。这也是为什么您希望将过孔靠近在一起并使用紧密耦合的电源/接地层的原因。
3) 芯片可能有一些旁路作为封装和芯片的一部分，但理想情况下，这应该在数据表中详细说明，然后才能利用它（回到我的第一点）。如果不是（这很可能），您可以尝试自己测量，就像我在这里展示的那样。
您可能希望使用类似pdntool.com的网站来根据您的阻抗和频率要求选择最佳的旁路电容器组合。在过去 15 年多的时间里，这种方法在许多项目中都可靠地工作。
我原谅我在这里插入我自己的博客文章，但是这样找到我需要的参考资料对我来说要快得多。随时提出更多问题。
可能的原因，在这里我做出一个有根据的猜测——因为我没有设计那个芯片，是 ST 通过使用裸片上的备用区域在芯片上集成了一些高质量的旁路电容。这种电容质量非常高，谐振非常高，电感非常小。常见的是使用栅极、阱甚至金属层电容，这降低了片外电容器的要求，增加了客户成功的可能性。