如果我学习过任何 EMI/SI 课程，那就是尽可能减少返回回路。您可以从一个简单的语句中获得大量 EMI/SI 指南。

但是，没有甚至从未见过 Hyperlynx 或任何形式的完整 RF 模拟工具……有点难以想象我需要特别关注什么。我的知识也完全基于书籍/互联网......不是正式的或基于与专家的太多讨论，所以我可能有奇怪的概念或差距。

正如我想象的那样，返回信号有两个主要组成部分。第一个是低频（DC-ish）返回信号，通常按照您的预期......沿着通过电力网络/平面的最低电阻路径。

第二个分量是高频返回信号，它试图跟随接地平面上的信号迹线。如果您在 4 层板（信号、接地、电源、信号）上将层从顶层切换到底层（信号、接地、电源、信号），据我所知，HF 返回信号会尝试通过绕行从接地层跳到电源层通过最近的可用路径（最近的去耦帽，希望......到 HF 也可能是一个短路）。

我想如果你把这两个组件放在电感方面，那么实际上都是一样的（接近直流电阻是最重要的，在高频下，较低的电感意味着跟随在走线下方）.. 但我更容易想象它们分别作为两种不同的模式来处理。

如果到目前为止我还好，那么这如何在具有两个相邻平面的内部信号层上工作？

我有一个 6 层板（信号、接地、电源、信号、接地、信号）。每个信号层都有一个完全完整的相邻接地层（显然，过孔/孔除外）。中间信号层也有一个相邻的电源层。电源平面分为几个区域。我试图将其保持在最低限度，但例如，我的 5V 分流器采用了围绕电路板外部的大而厚的“C”形形状。其余大部分为 3.3V，在大部分大型 BGA 下方有一个 1.8V 区域，在其中心附近有一个非常小的 1.2V 区域。

(1)即使我专注于确保信号具有通过接地层的良好返回路径，我的分离电源层也会给我带来问题吗？(2)低频返回路径在我的“C”形 5V 平面分割上走大弯路会不会造成麻烦？（我通常认为不...？）

我可以想象两个电感几乎相等的完整平面可能会导致返回电流在两者中流动……但我的猜测是，电源平面上所需的任何明显绕道都会使返回信号严重偏向接地平面。

(3)此外，中间层和底层共享相同的接地平面。这是多大的问题？我直觉地猜测，直接在彼此上方共享相同接地回路的走线会比同一层上的简单相邻走线耦合更多地相互干扰。我需要在那里加倍努力以确保不会发生这种情况吗？

我怀疑可能会有一个“是的，但如果不模拟它你就无法知道”的评论来了......让我们假设我在说一般。

编辑：哦，我只是想到了一些事情。穿过电源平面分裂会破坏带状线的走线阻抗吗？我可以看到理想的走线阻抗是如何降低的，部分原因是有两个平面......如果一个平面被打破，那可能是一个问题......？

编辑编辑：好的，我已经部分回答了关于在信号层之间共享平面的问题。集肤效应深度可能主要将信号限制在飞机自己的一侧。（1/2 Oz 铜 = 0.7 mils，趋肤深度 @ 50MHz 是 0.4 mil，0.2 mil @ 200MHz .. 所以任何超过 65MHz 的东西都应该粘在平面的一侧。我最担心 200MHz DDR2 信号，但 < 65MHz其中的组件仍然可能是一个问题）