我在看PCIE规范，我不明白对耦合电容器的要求。对于 2.5GT/s，标准要求 AC 耦合电容为 75nF 至 265nF。我试图分析高速数字设计在线通讯中的这篇文章中的数字。线路两端端接，电容面向100Ω，RC时间常数为7.5µs至26.5µs，即19000至66000位间隔。由于我们使用的是 8b/10b 编码，并且一行最多有 3 个 1 或 0，因此 RC 时间常数只需要比 3 位间隔大，因此电容比 12pF 大即可。至少 75nF 的要求似乎是不必要的大。这是为什么？如果允许电容在 100pF 左右，甚至可以将电容器制成芯片。
可以在 此处找到对耦合电容器的要求，第 357 页，第 4.3.13 节。
较大的交流耦合值通过用于检测链路伙伴存在的低速“ping”脉冲。TX PHY 发送脉冲，然后使用已知的 RC 时间常数观察信号以检测开路或终止的线路。
以下是描述这一点的文章的摘录：
“接收器检测：PCIe 使用一种巧妙的方法来识别物理链路的存在和通道宽度。该规范利用了这样一个事实，即当线路端接时，未端接的交流耦合传输线将具有非常不同的充电时间与开路。每个 PCIe 发射器，在链接开始时，会在每个差分 TX 输出上产生一个低频“ping”。发射器包括一个简单的检测电路，用于监控对该 ping 的线路响应。没有连接接收器，线路变化的边沿速率（和幅度）远高于接收器存在时。由于规范定义了耦合电容和接收器终端的范围，一个独特的、可检测的时间常数范围定义了接收器何时存在或不是。”
一旦链接伙伴找到了他们的连接，8b/10b 链接和培训过程就开始了。