快速回答：在任何地方都不存在这样的列表。

长答案：我可以告诉你，但那我就错了。在过去的 15 年里，我一直在使用 Xilinx 工具，每次它们推出新版本（甚至是新的服务包）时，情况都会发生变化。有时即使只是更改各种 XST/MAP/PAR 选项也会导致生成新文件。因此，即使我确实给了您一份清单，它也可能已经过时或只是错误的。

我已经创建了自己的 makefile 来构建我的 FPGA（我没有使用 ISE 的 GUI 环境），并且很好地记录了各种工具的输入文件（XST、MAP 等）。其他一切都不是必需的，因此不需要检查到源代码控制系统中。我的 makefile 有一个“make clean”选项，可以删除所有额外的文件。因此，当 Xilinx 发布新版本时，我只需重新编译和“make clean”即可。任何剩余的文件（显然不是我需要的）都被认为是垃圾文件，我将这些文件添加到要删除的内容的“清理”列表中。

这是后缀社区 wiki 的开始。我同意@David Kessner。Xilinx 还从命令行工具文档中获得了此列表，并在此处和此处发布了列表（针对其软件的早期版本）。

File Suffix,Input or output,description
asy,output,symbol file
awc,,
bat,input,batch file. Some are generated by PlanAhead
bgn,,bitgen report file
bin,,
bit,output,FPGA bitstream
blc,output,NGCBuild report file
bld,output,build report from NGDBuild
bmm,,blockram files
bsb,,
cdc,input,ChipScope file 
cel,,
cfi,input and output,provides info to Support for Platform Flash PROM Design Revisioning
cgc,,ChipScope file
cgp,,Coregen project file
cmd,,
cmd_log,output,log file
cpj,,
css,output,HTML file
csv,output,pin list
ctj,,trigger file for ChipScope
dat,,
data,,
dbg
do,input,simulation script
drc,output,design rule check
edf,output,EDIF netlist
edif,,see edf
edn,,an EDIF file suffix
f,,used for functional simulation
filter,,used in ISE to filter messages
gise,output,"contain generated data, such as process status" per http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_understanding_ise_project.htm
hdx,,used in PlanAhead for partitions
html,,report file
ipf,input,impact (programmer) project
isc,output,Configuration data in IEEE 1532 format.
jobs,,
js,output,JavaScript for some HTML report
lfp,,
ll,output, Readback information; created by bitgen
log,output,log file
lso,input,library search order input  to XST.
lst,,
make,outout,from EDK tools
map,output,report file
mcs,output,prom file
mhs,,(EDK) Defines system
mrp,output,report file from map
mhs,,(EDK)
mif,input,memory initalization
mpd,,MicroProcessor Definition (EDK)
msd,output,Mask information from bitgen; used for verification
msk,output,mask information from bitgen; related to .bit
ncd,output,Native Circuit Description; after map process; used as bitgen input
ncf,,constraints for a core
new,,
ngc,output,used by NGDbuild
ngc_xst,output,
ngd,output,
ngo,output,intermediate netlist from NGDBuild
ngr,output,RTL schematic generated from XST
nky,,encryption key file, used by bitgen
nlf,output,ASCII NetGen NetGen log file that contains information on the NetGen run
nmc,,physical macros; used by NGDBuild
opt,,EDK generation options
pad,output,list of I/O pads/pins
par,output,Place and route log
pcf,,physical constraints file; used by bitgen
pdf,output,Acrobat document for core
ppr,,PlanAhead project file
prj,input,project file
prm,,PROM file generation control file
prn,output,exported ChipScope .csv file. Often lacks that suffix.
psg,output,PlanAhead strategy file
ptxw,,twx file which project navigator uses for parsing 
pwr,,
pxml,,associated with partitions
rba,output,read back file created by bitgen; binary
rbb,output,read back file created by bitgen; ascii
rbd,output,read back file created by bitgen; data only
rbt,output,bit file in different format
restore,,
rtf,output,Documentation
runs,,directory in PlanAhead
rst,,
scr,,XST synthesis script
sdbl,,
sdbx,,Installation files
sdc,input,timing file [thanks @trondd]
sedif
sh,input,Linux shell script. Some are generated by PlanAhead
srcs,,directory in PlanAhead
srp,output,Synthesis log file
stx,,
sym,output,Core symbol file
tsi,,
txt,output,log file
twr,output,timing report
twx,output,
ucf,input,constraints file
unroutes,output,report file
urf,input,User Rules File; used by NGDBuild
ut,,
v,input or output,Verilog file for code. Output of coregen
vdbl,,
vbdx,,
veo,output,Verilog timing simulation file
vhd,input or output,input source VHDL file; output from Coregen
vho,output,VHDL timing simulation.
wcfg,input,ISim waveform configuration file
xaw,output,generated by Coregen
xbcd,,    
xco,,use by Coregen to regenerate cores. Contains core's parameters
xdc,,
xdl,,
xise,,created by coregen
xlsx,,some report
xml,,some are output reports
xmp,,(EDK)
xmsgs,output,log file
xpa,,
xpe,,
xpi,,
xreport,output,report file
xrpt,output,report file, others are inputs to PlanAhead
xsf,,symbol file for Mentor
xst,output,associated with HTML file?
xsl,,
xst,,
unroutes,output,report file
wbd,output,Waveform Database
wxbt,,
y,,

我在 Github 上创建了一个名为X-MimeTypes的项目，旨在为社区提供一个基础，以便一劳永逸地创建有关 EDA 行业中使用的文件类型的适当知识库。

与上一个答案中所做的仅在列表中列出所有已知文件相比，此方法具有一些优势：

• 它在 Github 上，因此它是开放的，并且它的版本受控，因此您可以查看完整的历史记录。

• 使用的格式与 OpenDesktop mimetype 数据库的格式相匹配。同样，使用这种方法有很多优点。

  • 事实证明。
  • 它可以扩展。当前的扩展允许将每种类型标记为已生成或未生成。对于版本控制和清理操作等非常有用。
  • 在 Linux 上，您可以将此文件添加到系统的 mime 数据库中，所有程序都会识别文件中的类型。
  • 它支持使用魔术头等对文件进行分类的能力。为什么需要这样做的一个例子是以 *.bin 结尾的 Xilinx 二进制配置文件。标准的 mime 类型数据库将 .bin 文件定义为application/octet-stream，因此它将作为普通二进制文件处理，不会作为 Xilinx 二进制配置文件被拾取。mimetype 规范使用魔术头轻松解决了这个问题。因此，Xilinx .bin 文件的一个可能正确的 mimetype 定义是：

  <mime-type type="application/vnd.xilinx.bitgen.binary_configuration_file">
    <comment xml:lang="en">Xilinx Binary Configuration File</comment>
    <glob pattern="*.bin"/>
    <magic priority="60">
      <match type="string" value="\xff\xff\xff\xff" offset="0"/>
    </magic>  
    <x:generated>true</x:generated>
  </mime-type>

• 任何人都可以针对存储库提交错误，克隆它等。
• 它不是特定于供应商的。

可以在此处访问 EDA mime 类型。

这样的项目确实需要群众的力量，因此每一个小贡献都会使数据库对那里的许多FPGA 设计人员更有用。

从输出文件中对输入文件进行排序的另一种解决方案是：

1) 构建 FPGA

2) 将所有内容导入版本控制系统（例如 git init; git add .; git commit -m "init";)

3) 重新运行 FPGA 构建

4）第二次运行后所有修改过的文件（'git status'）最有可能是输出文件（包括日志文件，...），而未修改过的文件是输入文件。

当我收到带有“这是项目，请修复它...”消息的目录或 zip 文件时，我会这样做。