功能：

1. 检查符号引出线，特别是对于具有多个封装的新符号和部件。
2. 查看供应商的最新数据表和勘误表，看看您下载后是否有任何变化。
3. 让供应商的 FAE 审查使用其零件的原理图部分
4. 一致地标记所有电网。使在 PCB 设计期间更容易找到它们。
5. 使用该工具的 DRC 检查页面内和页面外连接。
6. 使用 DRC 在没有开/关页面的情况下检查不同页面上的相同网络。
7. 避免使用其他工具可能无法很好处理的奇怪符号（例如 #）。
8. 全部大写。
9. 显示修订。绘制时显示，由谁绘制。
10. 想想EMI/EMC/FCC/UL/CE等。

便于使用：

1. 没有四向联系。
2. 标记所有重要的网络，例如时钟、电源，即使只在 2 个芯片之间进行。检查时钟的串行终端电阻是否靠近时钟驱动器。也适用于不是主要电源轨的大电流信号，例如，围绕 FET 或 DC/DC 开关中的电感器。
3. 早期页面上的目录；早期页面上的框图。
4. 在原理图符号上显示电源和接地。
5. 显示多栅极/电阻器封装中未使用的栅极/电阻器。
6. 在符号上显示低电平有效引脚；始终显示活跃的低网络。
7. 没有连接的地方没有额外的连接点。
8. 不大于 B 尺寸 (11x17) 或等效公制。
9. 总线公共信号。
10. 如果它更具可读性，请在页面上按名称连接。同样，不要在整个页面上连接电源/接地线，使用多个电源/接地符号。
11. 左边输入，右边输出。
12. 一切都在一个网格上。

我用于 Multisim 的列表：

• 轨道上的所有钽电容是否至少有 ~20% 的开销？24V 线路上没有 25V 电容？
• 每个芯片的电源轨上是否有旁路电容？甚至那些看起来不像芯片的，比如监管机构？
• 每个晶体管栅极/基极上是否有过滤器？甚至是处理器中的那些？
• A/D 转换器引脚上是否有滤波器？
• 每个可能重要的引脚上是否有上拉或下拉？特别注意驱动处理器输入或晶体管门的二极管，或悬挂电路板的输入。此外，比较器的输出。
• 每个从板外直接馈入处理器的引脚上是否存在阻抗？晶体管？吃点噪音并防止它炸你的芯片？
• 您在所有轨道和感兴趣的信号上都有测试点吗？包括任何处理器的至少一个调试引脚？
• 是否有 LED 指示板的电源？处理器控制的第二个 LED 用于闪烁代码？
• 任何电源轨上的上限是否过多？开关稳压器对它们可以拉起的上限有一个限制。
• 所有运算放大器都是负反馈，所有比较器都是正反馈吗？（显然这有例外，我只是发现它是一个有用的基本规则来检查我的应用程序。）
• 所有运算放大器和比较器电源轨是否以正确的极性连接？
• 运算放大器的输出端是否直接有电容器或齐纳二极管？之间应该是阻抗。
• 是否所有未使用的运算放大器和比较器都已正确连接？将运算放大器输出连接到负输入，并将正输入连接到公共端。将未使用的比较器上的所有引脚连接到公共端。
• 是否所有光耦合器都具有与其二极管并联的电阻器和电容，以实现抗噪性？
• 确保所有用户可接触的电源轨都受到短路保护。

这是来自Atlantic Quality Design的另一个。

2010 年 11 月 16 日添加：以及由Voler Systems更新的来自chipcenter.com的一个。两者都涵盖的不仅仅是原理图。