最好的错误捕捉技术是将其展示给其他人，并引导他或她完成设计。你会惊讶于你发现一些明显的东西的频率。

在工作中有所不同，我主要只是进行原理图审查，并且有很多人专门研究流程的不同部分，并且有很多资源，但是在家里只有我一个人，我真的不想做电路板轮换：

• 使用 DRC 等显而易见的工具。
• 花额外的时间，使布局看起来不错。当它在美学上令人愉悦时，问题往往会突出。
• 尽早订购组件，在纸上打印布局，并确保一切都符合您的预期并面向您的预期。
• 不要忘记为连接器、外壳、控件、电缆和其他机械因素留出空间。
• 在可能的修改和测试点的地方进行设计。不是 110% 确定该引脚需要绑高还是低？穿上一件可以让你改变它的套头衫。
• 当你确定你做对了时，把它搁置几天，去做别的事情，然后重新审视它。这不如让其他人审查它，但会给你一个全新的视角，这是下一个最好的事情。

我将其限制为布局，因为这就是我读到的问题，并且我假设您不是在寻找不是特定于板的标准错误（例如，最小轨道和间隙，到板边缘的间隙，安装的存在孔等）。任何人都可以通过简单的表格列出和检查这些内容。我不知道微妙和愚蠢之间的区别，因为这在很大程度上取决于经验。但是，以下内容对我有帮助。它们主要是习惯和一般的工作建议，而不是规则或流程。

1. 在原理图上有布局说明。突出高电流路径，为所有重要的事物提供合理的网络名称。在连接旁边写下所需的走线阻抗。像星点一样绘制星点。绘制开尔文连接，如开尔文连接。将去耦帽放在 ic 的电源引脚旁边。

2. 尽可能多地使用 cad 包设计规则。几乎所有东西都可以在一个体面的包中进行控制，我数不清有多少次我目视检查了一个区域并认为它是好的，但无论如何添加了规则并在其他地方发现了类似的违规行为，我没有发现. 永远不要构建失败的电路板。永远不要不理会规则，因为它只适用于一个实例。使规则尽可能通用——除非必须，否则不要在规则中使用指示符或网络名称。尝试概括为类和足迹引用。

3. 让你的原理图正确，不要偏离它。如果您想在布局阶段更改某些内容，请先将其修复在原理图上，然后按照工作流程进行操作，以使一切保持同步。

4. 良好的足迹图书馆管理是必不可少的。如果您使用的是未经官方批准的足迹，请自行检查或优先绘制自己的足迹。不要相信来自未知来源的脚印或原理图符号。对具有多封装选项的组件进行三重检查，尤其是在其功能不等效或不可用的情况下。

5. 让一切整洁。不要允许像走线中的那个小扭结这样的小瑕疵，或者没有以 45 度步长绘制的铜浇注，或者没有完全对齐的电阻器。

6. 如果您的 cad 支持它，请使用尽可能准确的 3d 模型，并定期查看 3d 版本。养成查看不同观点的习惯。沿着原理图单独查看每个网络，并思考那里发生了什么。孤立地看每一层，想想铜的几何形状，有没有空白区域？所有的间隙都是均匀的吗？有什么看起来很奇怪吗？

7. 为错误做计划。尝试用存根扎根到别针上，而不是继续网 - 只需一次切割即可移除别针，而不是 2 次切割和一条带子。不要让网消失在组件下面。您需要物理访问来切割它们或向它们添加被遗忘的组件。在每个网络上放置测试点。为其他部件增加空间。

8. 指定钻孔图上的所有内容。绝对的一切。其余的。

如果你在回顾别人的工作，主要用6。但也要让自己满意，他们做了这些事情。即，自己运行drc，阅读并理解规则，根据组件数据表检查任何未经批准的封装。确保你明白为什么一切都是这样。

我想这已经足够长了……

1. Simulate 模拟 模拟（我保守地认为它可以为每个设计节省一次 PCB 迭代）
2. 自己做 PCB 布局或相信可以阅读原理图并了解可能存在问题的人。