所示晶体管是一个 P 沟道 MOSFET，用作“高端开关”。更常见的是，使用 N 沟道 MOSFET 低侧开关，但只要在漏极上添加一些东西，例如来自http://www.electronics-的 P 沟道 MOSFET 开关图像，您所拥有的就可以工作。 tutorials.ws/transistor/tran_7.html：

当控制变为“HI”时，MOSFET 开关为“OFF”。当控制变为“LO”时，MOSFET 充当开关，实质上将漏极和源极短路。虽然这并不完全正确，但只要晶体管完全饱和，它就是一个近似值。因此，您显示的原理图可用于将 12V 切换到某个东西，但除非使用下拉电阻器，否则它不会将输出连接到 0V，如上图所示。

相反的控制方案适用于 N 沟道 MOSFET：LO 控制关闭开关，HI 控制打开开关。但是，N 通道更适合作为“LO 侧开关”，将输出连接到地而不是 VDD，如下图 N 通道 MOSFET 开关所示：

重要提示：从输入到地的红线只是描述输入短路到地以提供 0V 输入。这不会包含在任何物理电路结构中，因为它会使输入信号短路到地，这是一个坏主意。

确定 FET 是打开还是关闭的实际电压电平称为栅极阈值电压。所谓的“逻辑电平门”在数字电路中常见的较低电压下工作，例如 1.8V、3.3V 或 5V。尽管超过此阈值并不能完全打开或关闭开关，但它仅允许 FET 开始或停止导通。FET 应使用数据表中注明的值完全饱和，以完全打开或关闭。

我还应该补充一点，在 P 沟道 MOSFET 的栅极处包含一个上拉电阻（10k 左右）以使其在未知状态下保持关闭是很常见的做法。同样，在 N 沟道 MOSFET 的栅极处使用了一个下拉电阻，以使其在未知状态下保持关闭。

您正在使用 P 沟道 MOSFET 作为高端开关。没关系。你把它接线的方向很好。

只要“控制”为 12V 或更高，开关就会“关闭”。如果低于 10V 左右，MOSFET 将开始导通（具体需要降低多少取决于器件的 Vgs 阈值。）

通常，要使用逻辑电平控制（0-5V 或 0-3.3V），您将使用从栅极到源极的上拉电阻（例如，1 kOhm 左右）和一个小信号 N 沟道 MOSFET。门和地。当信号进入较小的 N 沟道 MOSFET 的栅极时，它会打开，并将 P 沟道的栅极拉至地，因此 P 沟道将开始沿阻塞方向导通。（它总是传导另一个方向，所以不要切换终端！）

一旦小信号N沟道的栅极再次接地，它将停止导通；输入电压将拉高 P 沟道 MOSFET 的栅极，P 沟道将停止导通。

有人要求提供用于控制带有逻辑电平输入的 P 沟道 MOSFET 的电路原理图，所以我编辑添加了这个：

^{模拟此电路- 使用CircuitLab创建的原理图}

我不知道如何更改组件的名称——您通常需要一个像 BS170 这样的信号晶体管用于底部 N 通道切换器。您还可以调整电阻器以在电流消耗与快速开关之间进行权衡（电流值对于快速开关来说相当激进；10 kOhm 通常可以正常工作）输出被驱动至 0V 的能力取决于负载. 如果负载本身会将输出拉低至 0V，那么是的，这将能够在 0V 和 12V 之间切换输出。如果负载是纯电容性的，那么您将需要在输出和接地之间设置一个下拉电阻，如 Kurt 所示。

正如 Kurt 所建议的那样，N 沟道 MOSFET 仅在它处于低端或使用自举/电荷泵电路将电压提升到高于 12V 源电压的栅极时才有效。仅当您制作大量电路（因此 P 通道的成本很重要）或电路对损耗非常敏感（因此 N 通道的较低 Rdson 很重要）时，才使用 N 通道作为“高端开关”。

如图所示，可以根据“控制”将“输出”控制为0V或12V吗？

是的，当控制线为“低”时，这将产生 12V，如果您有一个从漏极连接到 0V 的电阻，则当控制线为高（12V）时，输出将为 0V。

控制线需要至少 12V 才能关闭 FET（从而让接地电阻将输出拉至 0V），并且需要在 11V 和 6V 之间（典型值，取决于 FET）打开 FET .

Drain and Source 的连接方式会是个问题吗？

不，这不会是一个问题