是的，人们（包括我自己）有时确实会使用 PWB 走线来产生电容或电阻。通常，高容差会产生足够多的问题，以至于不值得通过不使用分立元件来节省空间/成本。

您建议的特定电容器可能具有超过 50% 的容差。

1. 走线宽度的公差可能为 +/- 2 密耳。所以（40%）对于 5 百万的轨迹。
2. PCB 的厚度公差可能为 10%。
3. FR4 的介电常数存在公差。

更好的几何形状是 50 mil x 50 mil 的正方形。铜特征公差的影响要小得多，因此在这种情况下，公差可能会更接近 20%（而不是 50%）。此外，正方形的电感要低得多。

有专门出售的PCB材料用于制造“嵌入式电容”或“嵌入式电阻”。

https://www.3m.com/3M/en_US/company-us/all-3m-products/~/All-3M-Products/Electronics/Data-Center/Electronics-Materials/Interconnect-Solutions/Embedded-Capacitance-材质/?N=5002385+8709318+8709343+8710652+8711017+8734573+8743710+3294857497&rt=r3

嵌入式电容材料通常具有比常规 FR4 更高的介电常数，因此每平方英寸的电容更高。一种典型的应用是在电源层和接地层之间放置嵌入式电容材料，使层电容增加。这可以充分降低平面阻抗，以至于您可以将去耦电容器局部放置，而不是放在每个 IC 旁边。这可能会节省大量电容器。

实际上，这是例行公事，但前提是没有这样的组件可用或它们不实用。设计和表征需要时间，如果使用现成的组件，可以节省或减少时间。可提供值小于 1pF 的 SMD 电容器。

如果串联电阻和电感无关紧要，您始终可以通过串联多个电容器来创建一个小的电容值。这也可能是一种方法。

在射频设计中，匹配网络用于避免反射并从给定设备中获得最大功率。我使用走线电容的最简单的情况是，当我需要将键合线芯片连接与 PCB 的传输线相匹配时。

在 PCB 中——或在任何光刻工艺中——走线宽度没有得到很好的控制。铜越薄，技术的分辨率越高越好。基板厚度控制得相当好，特别是在用于射频应用的基板中。我没有关于 FR4 的信息，但您可以向您的制造商询问此类数据。因此我会使用金属层之间的电容，而不是同一金属层的走线之间的电容。特别是如果你在那里有一个接地板，它很容易做到。如果电容值很关键，您可能会运行一些 EM 仿真或寄生提取工具，但如果您没有此类工具的许可，则测试 PCB 运行和测量可能会起到作用。由于走线宽度不准确会改变电容器的板面积，因此圆形电容最适合。