“门控时钟”意味着在时钟线上放置一个逻辑门来打开或关闭它。

^{模拟此电路- 使用CircuitLab创建的原理图}

上图显示了 AND 和 OR 用于门控时钟。一个迫使时钟低另一个高。

为了防止时钟脉冲“太短”，无论是高电平还是低电平（“矮脉冲”），我们必须确保：

• 与门的控制信号只有在时钟为低电平时才会改变。
  
• 仅当时钟为高电平时，或门的控制信号才应改变。

门控时钟对于降低 CMOS 中的功耗非常有用，因为在时钟停止时逻辑保持“安静”。您会发现现代综合工具具有自动插入时钟门控的特殊选项。

^{模拟这个电路}

以上是两个安全地生成门控时钟的电路。这些电路依赖于这样一个事实，即控制信号从寄存器出来有一个小的延迟（时钟到 Q）。因此，当时钟具有已知极性时，控制信号在栅极处发生变化。

这意味着：
不要使用 AND 或 OR 门（或任何更复杂的组合术语）从另一个时钟信号中导出时钟信号。

该规则的原因是组合项的多个输入之间的竞争条件可能会导致多个时钟沿（毛刺），而您预计只有一个时钟沿。

在这种情况下，门控意味着将信号通过逻辑门来控制它。

将其通过 2 输入与门的一个输入允许另一个输入上的控制位强制与门输出为低电平或让信号通过和输出。类似的功能可以通过或门完成，信号被强制为高电平或允许通过。

所以门控时钟意味着强制它低/高或让它通过。

不门控时钟是个好建议。在小心和彻底了解可能的后果的情况下，可以做到这一点。这些包括将时钟信号带入门控时钟域时的亚稳态以及时序驱动的综合/布局带来的更糟糕的结果。

但是几乎总是有其他方法可以实现与门控时钟相同的电路控制，而没有所有这些风险和惩罚。

对于高速，这意味着不要添加会增加时钟传播延迟的逻辑门，因为它可能会导致使用原始时钟处理数据的竞争条件。