PCB 测试点会成为噪声源吗?
是的,测试点可以像天线一样工作,它们可以像小天线一样工作(这就是为什么 PCB 工具中的 DRC 有时会检查无处可去的小铜片并像天线一样工作的原因)
这意味着它们可以辐射和拾取噪声。但这实际上取决于所涉及的频率和 PCB 结构。(由于走线的大小和物理参数,我认为天线效应会引起 50Mhz+ 的担忧)任何低于 MHz 的东西,它可能不会有那么大的问题。
通常最好在前置放大器之前离开模拟输入的测试点(在亚 uV 设计中,模拟信号非常小,以至于仪表无论如何都会通过拾取噪声来干扰信号)。如果您需要检查电压,前置放大器之后是一个测试点的好地方。
同样在上面的设计中,测试点似乎有一个 EMI 滤波器,因此拥有测试点可能没有太大区别。
短天线效率与上升时间/传播时间的比率以及连接到连接器的任何电缆的长度成正比。
它通过屏蔽和平衡差分对减少。不平衡线对仍然可以与共模信号一起辐射。
在 5mm 的 0.2 ps/mm 道具延迟下,您会在 10ns 的上升时间上获得 1ps 的延迟?在非常小的近场范围内,远场的衰减几乎是 4 个数量级。
要减少串扰,请添加 gnd。保护轨道或铜浇注。
对于 H 场,您需要一个负载电流。
任何互连的不平衡电缆的辐射都远远超过和测试点。
更令人担忧的是测试点的信号完整性,没有通过附近约 6 毫米的弹簧探针的接地参考。
对于带状线和道具延迟参考,这可能有用。这是一个很棒的原型商店,有很多阅读材料。https://www.protoexpress.com/blog/signal-propagation-delay-pcb/
- 由于您没有定义任何参数,因此我只能提供一些概括性。
我看到一个用于非屏蔽电缆的 2 针接头。这些导线将比到测试点的迹线短截线制造出更好的天线。
旁边的 PCB 上有一个看起来像差分 LC 滤波器的东西,电感器看起来很厚实,所以我认为这不是高速信号线。
因此,对于抗噪性,我认为您应该关注以下内容:
这两条线中有什么样的信号(两个信号,或差分)
它是需要屏蔽的敏感信号吗?或不?...或类似电源的东西并不真正关心
在 LC 滤波器设计中考虑一下,看看电感的自谐振频率,铁氧体磁珠会更好吗?
如果是差分信号,共模扼流圈有用吗?这些也有漏感,所以例如,如果你用一个 CM 扼流圈替换你的 2 个电感器,你可以节省一个零件,并同时具有共模和差模滤波......
此外,如果您用更宽的轨道替换到接地的细迹线,您的过滤器帽的电感也会更小。您也可以使用多个过孔。
无论这些是 2 个信号还是差分对,共模/返回电流流向哪里?
滤波器帽将电缆中的噪声通过它们的通孔倾倒到 GND 中,使这一位 GND 更像是“机箱接地”。该电流将通过接地层以某种方式返回以闭合环路。它的路径是什么?它不应通过敏感模拟电路的 GND。这就是为什么将所有连接器放置在同一个边缘并带有滤波器帽通常更安全的原因,因此共模噪声电流的混乱被包含在接地层的那部分。
是的,如果测试点节点是高阻抗的,那么测试点绝对是噪声源。对于高频信号,由于它们引入的不连续性,它们也可能成为失真源。
第一个问题,天线。
当您绘制它们时,测试点形成小型天线。这使得它们容易从系统内外拾取射频噪声。
- 对于数字,任何阻抗超过 10k 的测试点(如逻辑 IC 上的内部上拉/下拉)都可能容易受到射频拾取的影响。
- 对于模拟,灵敏度取决于电路阻抗和所需的信噪比。
在这两种情况下,如果测试点节点是低阻抗的并且高频信号完整性不是问题,那么测试点就不会成为这样的问题。(我将在下面讨论 SI 问题。)
这个问题是怎么出现的?系统附近的任何射频源(如手机)都可能是射频的“攻击源”,可能会扰乱其运行。例如,还记得手机在附近时会“喋喋不休”的 PC 扬声器吗?那是外部射频干扰。
产品鉴定的一部分是一项特别讨厌的测试:EMC 敏感性。该测试旨在确定目标系统对入侵射频信号的脆弱性。测试装置通过宽频带将高功率射频定向到目标。
在敏感性测试期间,由测试点形成的那些天线将沐浴在这种强大的射频信号中,如果测试点节点易受攻击(高阻抗和/或敏感),那么射频将进入您的电路导致其发生故障,就像那些廉价的 PC 扬声器一样。
如果您绝对需要天线式 TP,并且您的电路允许,您可以通过在测试点对地增加电容来减轻噪声拾取的影响。这会将干扰射频能量分流到地面。这种技术对于逻辑带选项或音频模拟等静态信号很有用。对于任何关键信号,它不一定是一个好的选择。
现在,对于第二个问题(和埋没的 lede):阻抗不连续性。像您展示的测试点引入了一个信号存根。短截线会引起反射,从而扰乱高频信号,无论是数字信号还是模拟信号。这会扭曲高速信号,可能导致您的系统出现故障或至少无法正常运行。
如果您仍然绝对需要测试点,请通过重新定位来减少其影响,使其直接位于没有 stub 的迹线上。这也通过消除天线来解决天线问题。