根据提供的原理图，如果所有 3 个输入共享一个电阻器，那么通过开关拉高的任何线路都会将所有 3 条线路提高到高电平，这与设计的目的背道而驰 - MCU 将不知道哪个开关位置是选择。

对于此类设计，减少部件数量而非电阻器数量的常用方法是使用公共总线电阻器网络或阵列：（
来自此处）

这些可用作通孔 SIP/DIP 和 SMD，有多种电阻器数量，具体取决于您的需要。总线引脚接地，其他引脚连接到相应的 MCU 输入，如原理图所示。 （从这里）

（从这里）

大多数 MCU 的每个引脚都内置了可选的上拉（而不是下拉）电阻，因此使用开关将引脚下拉（并在软件中处理极性反转）是正常的。

所以 - 不需要电阻。

至于为什么上拉而不是下拉，这是 1970 年代 TTL 逻辑电路遗留下来的一个习惯，在该电路中，将输入上拉比下拉所需的电流要少得多——下拉电阻会浪费更多功率。这不再适用于今天的 CMOS 逻辑，但上拉的传统仍然存在，因此早期的 5V CMOS 芯片与旧的 TTL 逻辑兼容。

您永远不想让逻辑输入保持打开状态，假设它会自行向上或向下移动。如果输入保持开路，则它是一个小天线，并且还会受到逻辑设备内的电流的影响。所以你向上或向下拉以确保你有一个干净和可预测的输入。我在 1980 年代在飞兆半导体工作时学到了这条规则。