互联网上的大多数资源都讨论了通过分离电源平面路由信号以及如何正确执行此操作。这里的主要解决方案是创建一个短的返回电流路径。 我想知道在分离的电源平面（不是接地平面）上路由信号是否会对信号完整性产生任何明显影响，以及我是否应该采取措施。
我的情况：
4层PCB：
我正在从数字部分到模拟部分的底层路由一些时钟信号。信号将穿过数字和模拟部分之间的电源平面（间隙为 0.5 毫米宽）。我将在接地层（数字和模拟之间的桥接）上提供可靠的电流返回路径，因此返回电流不应该成为问题。
时钟信号刚好在 12MHz 以上，走线宽 0.2mm，最大长度 13.4cm。走线用一个串联电阻端接。
快速回答：
任何穿过电源或接地层中的裂缝的信号都是坏的。开关速率越高（信号边沿越快），效果就越差。
长答案：
当您说“我将在接地层（数字和模拟之间的桥）上提供可靠的电流返回路径，因此返回电流不应该成为问题”时，要么您不了解这些问题，要么我不了解你的声明。我这么说的原因是你不能有一个“可靠的电流返回路径”并且仍然有一个分裂的平面。那里必须有一些非固体。
返回电流将在离信号最近的电源或接地层上流动。因此，在您的情况下，如果您的信号在顶层，那么返回电流将在您的接地层上。但是，如果您的信号位于底层，则返回电流将位于电源层。对于大多数中高速信号，返回电流会跟随信号走线，而不是走最短路径。换句话说，返回电流将尝试最小化“环路面积”。
如果您的信号从底部切换到顶部（反之亦然），则返回电流也会切换，流过去耦帽。这就是为什么在整个 PCB 上撒上去耦帽很重要的原因，即使它离芯片太远而无法对功率产生任何影响。
最小化环路面积对于信号完整性、最小化 EMI 和减少 ESD 影响至关重要。
如果您的信号穿过电源/接地层中的裂缝，则返回电流被迫绕道。在某些情况下，这种绕道可以将循环面积增加 2 倍甚至 10 倍！避免这种情况的最简单和最好的方法是不要在拆分中运行信号。
一些电路板混合了模拟和数字平面，或者在一些系统上具有多个电源轨。以下是在这些情况下可能会有所帮助的事项列表：
对于诸如时钟或有源数据线之类的东西，您真的不想跨越分割线。一些创造性的 PCB 布线是最好的解决方案，尽管有时您只需要拥有一个组合的模拟/数字平面而不是拆分它。
对于低速信号或主要是 DC 的信号，您可以跨越一个分支，但要小心并有选择性。如果可以，请使用电阻器和上限来减慢边缘速率。通常电阻会在物理上桥接分裂。
诸如 0 欧姆电阻或电容之类的东西可用于在两个平面之间提供信号返回路径。例如，如果信号确实跳过了分割，则在信号附近的两个平面之间添加一个上限会有所帮助。但是请注意，如果这做得不好，那么它可能会首先否定分裂的任何积极影响（即，阻止数字噪声进入模拟平面）。为此使用电容或 0 欧姆电阻器的好处是，它允许您在制作 PCB 后尝试设计。您可以随时填充或拆开零件，看看会发生什么。
虽然许多 PCB 设计都会涉及某种妥协，但除非绝对必要，否则尽量不要妥协。通过这样做，你会减少头痛，减少头发松动。
我还应该指出，我完全掩盖了由于分裂引起的阻抗变化问题，以及这意味着什么。虽然重要，但它不如最小化循环区域和东西重要。了解环路面积比了解阻抗变化如何影响信号完整性要容易得多。
我必须摒弃一些传统智慧。至少对于我所做的 RF 板，我发现通过不为模拟和数字设置分离地可以提高性能。相反，使用实心接地层并进行接地倾倒以保持到单个统一接地节点的低电感/低电阻路径对于我所做的产品类型效果更好，主要是小尺寸（手持）和射频重（接收器和 500 MHz 及以上范围内的发射机。
我通常不使用电源层，因为将任何迹线 IR 电压降降至微伏范围不需要太多迹线宽度，我宁愿在那里接地。
只是另一种方法。
有人可能会问 - 为什么时钟信号会进入模拟区域？也许你需要对你的飞机进行分类，以将数字接地带到你的 DAC/ADC 的数字端（我假设这就是这里发生的事情。）
时钟不应通过过孔。使用通孔时需要支付电感和电容的价格，并且随着时钟频率的增加，这最终会咬到你。它还强制时钟的返回电流通过去耦电容。将时钟全部放在一层上确实是最佳实践。
这是对上述建议的补充。