运行一些带有夸张值的基本模拟，很明显您最终会在尖峰高度与环高度之间进行权衡。

使用电路 A，IC Vcc 引脚处的尖峰更少，振铃更多，而使用电路 B，情况正好相反。

请注意电路 B 中电容器的迹线中的电流，但它会反转。

您未显示的另一个选项是将电源层通过 IC 下方，使走线长度相等。如第三个情节所示，这为您提供了两全其美的效果。再次，虽然上限线中的电流反转。

从这些图中，我实际上会说电路 A 更适合数字电路，因为寄生边缘比纹波更成问题，而电路 B 更适合模拟电路。最终C是最好的。但是当谈到“更好”这样的术语时，意见就会发挥作用。

但最终，无论哪种方式，您都需要使电容器和过孔尽可能靠近引脚，并在它们之间使用最少的走线，以最大限度地减少走线电感。例如使用紧垫/过孔组合，如 Peufeu 的回答所示。

为了获得最低电感，将过孔到接地层放置在电容的一侧，而不是在细迹线的末端。您可以放置​​两个过孔，每侧一个，这样会更好。

（阅读源代码）

现在，考虑到所示电路，IC 采用 SOP 或 SSOP 封装，这意味着封装内有超过 5nH 的键合线和引线框电感。电源线中额外增加一个 nH 的走线电感无关紧要。如果这是一个数字芯片，将通过图片右侧的封装实现最佳平面去耦，您可以将 IC 的电源引脚连接到电容的焊盘。

如果这是数字平面上的敏感模拟芯片，那么在电容之前添加一个电阻器和/或铁氧体是一个更好的主意。