一个明显的答案是使用数字信号发生器将受控数量的噪声添加到 VCO 的控制输入。

请记住，此噪声信号将代表瞬时频率误差，而不是通常与抖动相关联的相位误差，因此请适当积分/微分。

您展示了一个单独的电路，它为来自测试发生器的干净信号添加了抖动。VCO 可以是该单独电路中 PLL 的一部分。PLL 将保持平均输出频率与输入频率相同，但只要其反馈环路在抖动频率处具有最小增益，它对添加的抖动的影响就会最小。

如果您打算生成超过一个单位间隔的峰峰值抖动的一小部分，您将需要某种弹性存储 (FIFO) 来保存测试数据。首先使用抖动时钟生成数据可能更容易。

Kubicek 等人的测试设置。使用带有可变衰减器的光传输来达到预期的效果。这对我来说一点也不明显，为什么会达到上述目的

您隐含的问题是，“图 5 中发生了什么来创建受控随机抖动？”。

首先，要认识到每个光接收器都会在接收到的信号中引入噪声。这种噪声被非常准确地建模为高斯随机电流噪声。接收器的跨阻放大器 (TIA) 级自然地将电流噪声转换为电压噪声。光电二极管/TIA 输出是与光输入信号成正比的模拟信号，加上我们刚才谈到的附加噪声。

图中隐藏的是一个限幅放大器，用于从 TIA 输出中获取数字逻辑电平。我猜这发生在绘制电路的扇出缓冲器中。当您将限幅放大器应用于噪声输入时，噪声将转换为抖动，因为上升沿和下降沿跨越决策阈值的时间会有所不同。这种时序变化是抖动，它与输入端的噪声成正比，与边沿的斜率 (dV/dt) 成反比。

当您增加光学衰减时，会降低 dV/dt，但不会降低噪声，因此会增加抖动。

关于 VCO 解决方案

调频您的定时源（如戴夫的回答所建议）不太可能产生您在问题中要求的高斯随机噪声。当然不是边缘到边缘不相关的随机噪声（随机抖动或“RJ”），这似乎是您所追求的，以及您将从 Kubicek 电路中得到的东西。

这是获得扫频正弦抖动 (SJ) 的好方法，这是您在表征 CDR 时需要担心的另一个规范。事实上，根据我的经验，通过对单频正弦抖动的容限来指定 CDR 比通过对不相关的高斯随机抖动的容限来指定 CDR 更为常见。

您可以做的一件事是实现 DLL 中使用的延迟电路版本。这通常是电流不足的逆变器链。您需要退化从轨道到设备的电流供应和从设备输出的电流供应（为了上升/下降的对称性），并在输出上有一个重建逆变器（没有电流饥饿）。

这也将模拟源中最常见的抖动源（部分轨道崩溃和通过晶体管的 G_m 调制到输出上。

^{模拟此电路- 使用CircuitLab创建的原理图}

压控电流源可以简单地是 PMOS 和 NMOS 晶体管，但在板上您还有其他选择。您可以更改级数以增加对延迟电压的控制。

与我自己矛盾的是，只要将延迟级的数量保持在偶数（作为反相器，它们会交替延迟上升沿和下降沿），您也可以控制上电源。然后，您需要在输出端有两个重建逆变器。

^{模拟这个电路}

但是，如果您只想在边缘注入噪声，还有一种更简单的方法。

^{模拟这个电路}