我相信一般规则是每个 Vdd 引脚 1 个上限。

你用的是地平面吗？如果是这样，请不要费心将盖子连接到 Vss 引脚。但是，如果您使用的是接地总线，那么是的，您应该将电容的阴极直接连接到 Vss。

对于那个芯片，是的，你会的。他们实际上分配了相当多的空间（数据表中的第 21 和 22 页）来描述所需的电容器。

但是，作为一般规则，您确实希望每个 Vdd 引脚有 1 个电容。接地平面无需在 Vss 上进行去耦，如果您没有接地平面，您将遇到问题。

在 dsPIC 链接（和许多其他芯片）的情况下，每个 Vdd 引脚都与 Vss 引脚相邻，所以把它放在那里。实际上有四个 Vdd 引脚和四个 Vss 引脚，因此它们匹配：2xVdd（IO 电源）、1xAVdd（ADC 电源）和 1xVcap/Vddcore（内部稳压器电容），以及 3xVss 和 1xAVss。

你忽略了\$V_{CAP}/V_{DDCORE}\$。如果考虑到这一点，您会发现每个电源引脚都有一个 \$V_{SS}\$。

我只希望 Microchip 将引脚 8 的 \$V_{SS}\$ 和引脚 13 的 \$V_{DD}\$ 放在相邻引脚上，就像对引脚 19/20 和 27/28 所做的那样。

如数据表第 2.3 节所述，内核有一个内部稳压器，它需要一个输出电容器来保持稳定性。那是\$V_{CAP}/V_{DDCORE}\$。你在这个引脚和地之间连接一个 4.7\$\mu\$F 到 10\$\mu\$F。这就是你需要的所有引脚，其余的都是内部的。

数据表中的第 2.2 节介绍了去耦并显示了此原理图：

一些设计人员会在原理图的一角绘制电源轨，并将所有去耦电容器放置在那里。他们的借口是原理图本身的去耦会使它变得混乱并使其不那么清晰。IMO 这是一个坏主意。特别是如果其他人将创建 PCB 布局，则不清楚电容器的物理位置。如果您像上面的原理图那样绘制它们，至少会建议电容器属于哪个引脚，PCB 布局工程师会知道它必须靠近引脚放置。