什么是三态电路?

电器工程 数字逻辑
2022-01-06 02:56:21

我已经阅读了维基百科文章三态逻辑,但还不够清楚。什么是三态电路更简单的解释是什么?

我们何时何地使用它?CMOS与三态电路有什么关系?

2个回答

正常的推挽输出通过打开一个输出晶体管而另一个关闭来驱动输出为高电平或低电平。三态输出可以关闭两个晶体管,有效地完全切断输出。这允许同一条线上的另一个输出将其驱动为高电平或低电平,而不会在芯片之间产生短路。

三态输出可以使用 BJT 或 MOSFET 实现,因此它们与 CMOS 之间没有直接关系。

三态可以被认为是数字引脚的高阻抗状态,它天生就是 0 或 1

(理想情况下,“0” = gnd = 对地短路 = 非常低的阻抗)(“1” = 5V [ttl] = 对 vcc 短路)。

当您将处理器引脚定义为输入时,它通常会变为高阻抗(三态)以收听到达的数据,可能是按钮按下或串行数据、脉冲等。