作为对我在这里描述的问题的研究，我发现了 Maxim 的这个电路：
这是时钟倍频器，必须非常适合我的情况，因为输入频率定义得非常好。
但是通过数据表我发现 MAX9010 输出 TTL 电平，而 74VHC86 接受 CMOS 电平 (0.7 * Vcc)。一般来说，我找不到 CMOS 输出在 5V 下运行的高速比较器。
我应该特别注意这个问题 - 电路可能无法产生正确时钟的条件是什么？
你能给出一般电路的反馈吗？我的评估是它应该在 R1=1k 和 C1=15pF 的情况下将 21.47727 MHz 加倍到 42.95454 MHz 正常工作（但是在现实生活中肯定需要原型设计和调整）。
PS 前几天看了很多管理时钟的设计，我的感觉是它们在很大程度上是一种“营销文章”，不适合直接应用——文章很多关于电路的优点，但几乎没有缺点（由传播延迟、频率范围等引起）因此，在没有对目标条件进行建模和适当模拟的情况下直接实现所说的内容确实是个坏主意。
更新：我怀疑这个电路是一个理想的设计，旨在在理想条件下工作。在现实生活中建造时，如果不对以下领域进行投资，它就无法正常运行：
- 电源必须最大限度地清洁。由于电源轨中的噪声分压器会产生电平波动，导致比较器输出尖峰和误报；
- 比较器可能（将）在切换时在其正输入端从分压器（参考电压）吸收一些电流。它也可能会稍微改变参考点；
- 具有如此小的电容的 RC 很容易受到周围其他电容和 EMI 的影响，改变调谐占空比（最多）或使 x2 倍增级发生故障。
另外，我用MAX999搭建了这个电路，但是它的LTSpice模型有问题。Maxim 支持确认了这一点，希望他们能修复它。
我打算放弃这个设计，而是考虑 ICS501。