我在这里阅读了很多主题。我读到有人说我更喜欢“具有 CMOS 特性”等,在一些数据表(如 AVR)中,他们说它具有 CMOS 特性等……我记得曾经“CMOS 兼容”这个词吗?
那么为什么拥有“CMOS特性”会让人骄傲呢?
我在这里阅读了很多主题。我读到有人说我更喜欢“具有 CMOS 特性”等,在一些数据表(如 AVR)中,他们说它具有 CMOS 特性等……我记得曾经“CMOS 兼容”这个词吗?
那么为什么拥有“CMOS特性”会让人骄傲呢?
CMOS(互补金属氧化物半导体)逻辑具有许多理想的特性:
它指的是如何在 IC 上构建门。CMOS代表Complementary MOS(金属氧化物半导体),它使用PMOS和NMOS(即互补)来构建逻辑。
与其他技术相比,CMOS 速度快、扇出大、功耗低。
其他系列是 TTL(晶体管-晶体管逻辑,仍然使用 NPN/PNP)、ECL(发射极耦合逻辑 - 快速但消耗大量功率 - 仍然以各种形式使用)DTL(二极管晶体管逻辑 - 旧)和 RTL(电阻晶体管逻辑(老)
“CMOS 兼容”或“TTL 兼容”经常用于描述逻辑 1 和 0 所需的电压电平。
Oli 和 Olin 已经解释了 CMOS 的优势,但让我退后一步。
TL:DR:互补逻辑允许轨到轨输出电压摆幅,并且 MOSFET 晶体管是一种非常可扩展的技术(可以在一个小表面上获得数十亿个晶体管),具有一些非常有用的特性(与 BJT 相比)。
之所以需要互补门,是因为最简单的门概念是基于上拉和下拉的思想;这意味着有一个设备(一个晶体管或一组晶体管)将输出拉高(至“1”),另一个设备将其拉低(至“0”)。
增强型 nMOS 是性能最好的 MOSFET,需要一个为了打开并允许电流流动;出于这个原因,它作为下拉设备工作得很好,但不如上拉设备好(它在允许输出电压升高到 VDD 之前关闭)。因此使用 pMOS 的想法是,它的性能稍差一些(因为空穴的移动速度比电子慢,但这是另一回事),但可以完美地用作上拉电阻。
如此互补(CMOS 中的“C”),因为您使用的两个设备的行为方式相反,因此是互补的。然后,逻辑反相,因为 nMOS(下拉)需要高输入电压('1')才能开启,而 pMOS 需要低电压('0')。
还有一些额外的信息:正如 Olin 所说,MOSFET 技术普及的主要原因是它是一种平面器件,这意味着它适合制作在半导体的表面上。
这是因为,正如您在图片中看到的那样,构建一个 MOSFET(这是一个 n 沟道,同一衬底中的 p 沟道需要一个称为 n 阱的额外掺杂区域)基本上包括掺杂两个 n+ 区域和沉积栅极和触点(非常非常简单)。
今天的 BJT 晶体管也采用类似 MOS 的技术制造,这意味着在表面上“蚀刻”,但基本上它们由三层不同掺杂的半导体组成,因此它们主要用于分立技术。事实上,它们现在的构建方式是在硅的不同深度创建这三层,并且(只是给出一个想法),在最近的技术中,它们占据平方微米左右的面积,而 MOS 晶体管可以内置 <20 nm 技术(定期更新此值),总面积可能小于 100 nm² 。(右图)
因此,您可以看到,除了其他特性之外,MOSFET 晶体管更适合(在当今的技术中)实现超大规模集成或 VLSI。
无论如何,双极晶体管仍然广泛用于模拟电子设备,因为它们具有更好的线性特性。此外,BJT 比采用相同技术(即晶体管尺寸)构建的 MOSFET 更快。
请注意,CMOS 不等同于 MOS:由于 C 表示“互补”,因此它是 MOS 栅极的特殊(即使广泛使用)配置,而高速电路通常使用动态逻辑,其目的是基本上减少输入电容大门。事实上,试图将技术推向极限,在输入端有两个栅极电容(如 CMOS 所具有的)是性能损失的一个原因。您可以说增加前一阶段提供的电流就足够了,但举个例子,2 倍的充电速度需要 2 倍的充电电流,这意味着 2 倍的电导率,这是通过 2 倍的通道宽度实现的,而且 - 令人惊讶的是 - 加倍输入电容。
其他拓扑,如传输晶体管逻辑,可以简化某些门的结构,有时可以实现更高的速度。
换个话题,在谈论微控制器和接口时,重要的是要记住 CMOS 门的高输入阻抗对于确保输入/输出引脚永远不会悬空非常重要(如果它们有保护,则在内部确保这一点),因为它们门可能会受到外部噪声的影响并呈现出不可预测的值(可能会发生闩锁和损坏)。因此,说明设备具有 CMOS 特性也应告知您这一点。
如果您知道在 CMOS 出现之前或在 CMOS 足够快可以竞争之前存在的替代方案,您就会明白这是一项伟大的技术。
替代方案是 TTL、LS-TTL、P- 或 NMOS。
如果没有 CMOS 技术的低功耗特性,目前的微处理器都无法接近实用。
今天的 CMOS 微处理器具有与烹饪盘相似的功率密度(每芯片面积的功耗)。想象一下替代技术的功率密度将高出 100 或 1000 倍。