我只使用 VHDL。它离死还很远。几年前，使用 VHDL 或 Verilog 的人之间的比例似乎是 50/50（充其量是轶事证据），但我怀疑从那以后它发生了很大变化。

最新版本的 VHDL 是“VHDL-2008”，在语言标准术语中它只是昨天。

如果您计划使用可编程逻辑（例如 FPGA，而不是 MCU），VHDL 和 Verilog 是您必须了解的两种语言。作为一名学生，您可能必须同时学习、使用两者并在两者中接受检查。对我来说当然是这样（我只参加了几门 ASIC 设计课程），尽管那是很久以前的事了。

您可能更喜欢 VHDL 或 Verilog。我个人偏爱 Verilog，但了解两者都有帮助。

作为一名未来的工程师，如果您可以同时使用 Verilog 和 VHDL，那么您在使用 FPGA（和类似技术）进行设计方面获得良好工作的机会大约会增加一倍。

除了个人喜好，您应该尽可能地做出与（与您无关）的选择。语言只是实现目标的一种手段，本身并不是目的。认为自己很幸运，那里只有两个大的 HDL。如果你是一名计算机科学家，你必须学习十几种完全不同的编程语言家族，并且能够在几个小时内学会一门新的，并在几天内理解它的习语。

顺便说一句：编程语言（用于控制图灵机的操作）和硬件描述语言（用于控制硬件的配置）是完全不同的东西，尽管大多数 HDL 的结构要么使它们看起来像编程语言，要么使它们编程语言也。如果这令人困惑，请接受您不能用 VHDL 编写计算机操作系统，就像您不能用 C描述RISC CPU一样。

VHDL 不是一种死语言。您的问题是您正在寻找在 Mac OS X 上进行 VHDL 编程的工具。不幸的是，从 Mac 上进行体面的 HDL（Verilog 或 VHDL）编程的选项很少。我知道的唯一真正的选择（其中 real 是一个非常灵活的形容词）是Icarus Verilog Simulator。

另一个真正的选择，也是我选择的那个，是启动你的 Mac 并以这种方式选择基于 Windows 或 Linux 的工具。

是的，我每天都使用 VHDL。 还有 C++、C、Matlab、Python。我也不太频繁地使用 TCL、Perl、Makefile、Bash 脚本，甚至 CMD 脚本（啊！）