我现在正在梳理电气工程文献中关于可靠地生产高度复杂但也极其脆弱的系统（如 DRAM）所采用的各种策略，其中您有数百万个组件的阵列，并且单个故障可能会破坏整个系统.

似乎采用的一种常见策略是制造更大的系统，然后使用可设置的保险丝选择性地禁用损坏的行/列。我读到[1]（截至 2008 年）没有 DRAM 模块下线运行，而对于 1GB DDR3 模块，在所有修复技术到位的情况下，总良率从约 0% 到约 70% .

然而，这只是一个数据点。我想知道的是，这是在该领域做广告的吗？与 SoA 相比，是否有合适的资源来讨论良率的提高？我有这样的资料[2]，它们在讨论第一原理推理的收益方面做得不错，但那是 1991 年，我想/希望现在情况会更好。

此外，即使在今天，是否仍在使用冗余行/列？这种冗余技术需要多少额外的电路板空间？

我也一直在研究其他并行系统，例如 TFT 显示器。一位同事提到，三星曾一度发现制造损坏的显示器然后修复它们比将其工艺改进到可接受的产量更便宜。然而，我还没有找到一个像样的来源。

参考文献

[1]：古特曼、罗纳德 J 等人。晶圆级 3-d Ics 工艺技术。纽约：斯普林格，2008 年。 [2]：堀口、正日等人。“一种用于高密度 DRAM 的灵活冗余技术。” 固态电路，IEEE Journal of 26.1 (1991)：12-17。