从某种意义上说，没有质的区别。区别在于规模，包括当前和时间。

大容量电容器用于防止电源输出在电流不可用期间下降太多。对于线路供电的线性电源，这将发生在线路电压接近零的周期（例如，10 毫秒）期间。它也适用于整个电路。也就是说，包含多个电路卡的电子组件可能在电源中具有一组大容量电容器。

另一方面，去耦电容器在本地使用（例如在某些系统中每个逻辑芯片一个），旨在提供更短的时间（对于 TTL 系统通常为 10 纳秒）和更小的电流。因此，去耦电容通常比散装电容小得多。

这并不完全是一个硬性规定——对于一些高速模拟部件，建议混合使用不同的去耦值，最小的值提供最短的补偿时间，并且也使用更大的电容。通常用于推荐 0.1uF/10uF 组合的高速 A/D 转换器。许多逻辑板都有分散的值。尤其是 CPU，通常被较大的 (10 - 100 uF) 电解液包围，芯片正下方有一整串小型 SMD 陶瓷帽。

至于演示电路，只有大容量电容才能轻松演示。假设变压器输出为 6 VAC，并通过桥式整流器运行。用一个功率电阻器（如 10 欧姆）加载电桥的输出并查看电阻器上的电压 - 它每秒会下降 120 次（如果您的线路频率为 50 Hz，则为 100 次）。现在在电桥输出上放置一个 10,000 uF 的大容量电容，输出会更加平滑，有 120 Hz 的下降 - 它看起来有点像锯齿 - 但通常电压会更加平滑。

脱钩更难。尝试使用高速运算放大器和从面包板到电源的长电线在无焊面包板上设置运算放大器放大器。输出很有可能会在没有输入的情况下振荡。如果您将 0.1 uF 陶瓷电容从电源接地，并在运算放大器电源引脚上进行，这通常会解决问题。或者不是——即使你很小心，无焊面包板也不适合高速工作，而且一些运算放大器非常稳定，但这是我能想到的最佳建议。

很简单，它是关于在各种类型的电容器的阻抗和 ESR 之间取得平衡，以满足给定电路/芯片的电源要求。

去耦电容是电源的一级中间增强，通常在 10 或 100 的 nF 中，几乎总是陶瓷/多层陶瓷，并尽可能靠近芯片的电源引脚。它们的小尺寸、低 ESR 和靠近芯片引脚的特性可最大限度地减少电感并允许它们提供芯片所需的短暂电流尖峰。

但是是什么给去耦帽充电呢？通常，您需要去耦电容的相同原因（轨道和电源层由于其自身固有的电感而无法提供电流尖峰）是需要另一个中等水平的电源增强“大电容”的原因，以帮助“去耦帽”足够快地恢复电荷。根据电路的独特要求，它们的容量可能会有很大差异，从几 uF 到数百甚至数千 uF。

我将尝试一个对菜鸟友好的解释。

大多数电子设备不会从电源中汲取恒定电流。有些会在快速突发中消耗电流，例如逻辑芯片/cpu，它会在每个时钟周期上消耗一个电流尖峰，而其他一些（例如放大器）将根据信号和负载需要消耗电流。

现在，这些电路通常需要它们的电源电压在一定的范围内才能正常工作。例如，如果电压下降太多，则 cpu 可能会崩溃。或者，如果电源电压上的噪声太大，您的低噪声放大器将不再是低噪声的。

这与去耦电容的关系很简单：

你有一个电压调节器。有些比其他更快，但都具有非零响应时间。当负载电流变化时，它不会立即反应。如果负载电流变化很快，那么您需要在稳压器的输出端安装一个电容器以保持输出电压稳定。一些稳压器还需要特定的电容器才能正常运行。

这种电容器通常称为“大容量电容器”。根据应用的不同，它大约为 10-100µF（有时更多），其目的是存储足够的能量来为电路供电，直到稳压器对电流需求的快速变化做出反应。

接下来是电源电感。我希望你知道电感两端的电压是 -L* di/dt。这意味着当电流快速变化时，长走线电感上的电流快速变化将导致不可忽略的电压降。

靠近芯片放置的具有低电感（即陶瓷表面贴装）的局部去耦帽解决了这个问题。它的价值很小，所以它储存的能量很少，但这不是它的目的。它只是为大容量电容提供低电感帮助。

现在，根据电路的不同，您可以拥有一个 LDO，其中只有一个电容为一个芯片供电，或者一个 PC 主板，其中您有大量的大容量电容和数百个陶瓷。

去耦电容的另一个非常重要的作用是 EMI 管理：它们使高速电流环路变小，从而降低了辐射 EMI。如果放置得当，它们还可用于确保高 di/dt 电流不会将您的地面变成雷区。

另一种解释（同一枚硬币的两个面）是它们过滤掉由逻辑门切换引起的尖峰。一般好的做法是放入一些 0.1uF 电解液或钽，并放置在逻辑器件旁边，还有 100nF 陶瓷。问题是电解电容器不是一个完美的电容器，它们的高频响应不是那么好，因此与电解电容器并联的低值陶瓷电容可以扩展频率响应，从而使整体组合更有效地去除尖峰。尖峰包含高频。

如果您不使用去耦电容，您的逻辑设计很可能无法正常工作。