基本上，您需要足够接近引脚的东西，以使弹跳的边缘速率不会太差，然后再远离（可能）足够的 ESR 来抑制所有东西，以防止电源线的更高 ESL 拧紧东西向上。

ESL 是关键，首先不是电容，它几乎完全由封装几何形状驱动。

一般来说，这意味着靠近封装引脚的 0603 或 0402，价值并不那么重要，因为 100nF 很容易获得，而且价格便宜，而且每个装配厂在馈线上都有一个 MONSTER 卷轴，这就是你想要的使用，10n / 100n / 1u，这几乎无关紧要。

电容的数量是由最小化环路面积（环路面积增加电感）的愿望驱动的，坦率地说，我们大多都这样做了（有时是巨大的），因为这些东西基本上没有成本，如果你需要另一个并且不要浪费时间'没有地方放它不是免费的。

对于真正极端的电路板 PDN 模拟是一回事，基本上使用电磁场求解器来优化电容放置以实现最低噪声，但除非您正在做类似服务器主板之类的东西，否则它是如此昂贵，以至于仅在周围添加一些额外的去耦电容更便宜、更容易.

一个常见的陷阱（您甚至可以在数据表和应用说明中看到！）类似于平行的几个值，并且相隔仅十年，通常由此产生的谐振阻抗峰值将是最不受欢迎的。

用合理的寄生参数添加一些东西，包括合理的走线电感、ESR 和 ESL，你会发现奇迹，这是一个完全值得花时间的练习。

tl; 博士：这不仅仅是关于上限值，还有它们的寄生效应。

数据驱动的技术答案是，如果您可以访问非常昂贵的电源完整性软件，该软件考虑了整个物理设计及其所有寄生效应，包括电容器的寄生效应，您就可以对其进行建模。您可以优化设计以实现所需的目标功率阻抗，同时最小化旁路设备的所有环路面积。该软件价值数十万美元，要获得准确的结果需要数月的工作。对于一个复杂、大批量、进度紧迫的项目，这可能是值得的。

对于我们其他人来说，您遵循一些历史悠久的经验法则，考虑到一些关于电容器行为和错误行为（如反谐振和偏置效应）的知识。

其中一些“经验法则”：

小电容最适合高频，因为它们的寄生效应更小。当电路板布局将电感保持在最低限度时，它们最有效。这就是为什么它们被放置在引脚附近。

事实证明，0.1uF 可以在寄生效应和电路板级感兴趣频率的容量之间提供良好的平衡。一些设计人员会将 0.1uF 与更大或更小的值混合以实现更宽的频率响应，但必须小心避免反谐振。这可以使用 SPICE 或其免费替代品之一（例如，LTSpice）使用制造商提供的模型进行建模。

这带来了另一个“经验法则”：混合值时，使用 5 - 10x 间距以避免反共振。这就是他们选择 0.1 + 1uF 的原因：它们彼此相距足够远，以至于它们的共振峰不会相互作用（无论如何，很多。）

快速而简单，您可以使用 KEMET K-SIM 工具来模拟组合的上限值以及它们的共振如何相互作用。在这里试试：https ://ksim3.kemet.com/capacitor-simulation

综上所述，这里有一份很好的村田指南。https://www.murata.com/~/media/webrenewal/support/library/catalog/products/emc/emifil/c39e.ashx

这些值是如何计算的？

问题：我们如何计算铲子应该有多大？

答案：\$\text{ }\text{ }\$我们没有；几乎所有电锹制造商都制造相同的尺寸，因为通过多年制造、销售和使用电锹的经验以及信息传输的自由度，相当于 100 nF 电容的尺寸是正确的。

当然，铲子的尺寸会有所不同，有些人会在每个 IC 电源轨上使用 10 nF 电容器，但原因可能纯粹是他们拥有的库存物品，或者它可能是由产生更高频率的 10 nF 电路驱动的（以及更高频率的电源电流），因此，具有更高自谐振频率的更好电容器是明智的选择。在其他条件相同的情况下，10 nF 比 100 nF 具有更高的自谐振。

我们需要并行使用多少个上限？

好吧，当您说“每个电源引脚上的 0.1uF 陶瓷帽”时，我想您已经回答了这个问题。

Murata - 数字IC电源噪声抑制和去耦应用手册

https://www.murata.com/~/media/webrenewal/support/library/catalog/products/emc/emifil/c39e.ashx

这本 85 页的应用手册提供了有关解耦理论和实践的信息。去耦器件的特点是一种称为插入损耗的实际测量方法。在指定的测试条件下显示了各种旁路电容值的插入损耗。