除了手动断开连接之外，没有简单的答案。根据您模拟的内容，即使这也可能很棘手。这是我的一个：-

随机电压源 (B1) 已断开并应用正弦波 (V4)。这对我有用，因为我感兴趣的只是输出信号。除非你用分立的晶体管模拟 Xeon 处理器，否则我从来没有遇到过时间问题，只是让计算机模拟很多组件，即使不是必需的。在等待的时候，你总是可以喝杜松子酒。

但是，如果您正在查看诸如功耗之类的问题，则会出现问题。显然，如果您从不需要的模块断开不需要的信号，仍然会消耗功率。所以你在电源端断开它。这可能会使输出端（及其所有阻抗 s 和传导路径）可能影响您想要的电路。这可能会打乱增益扫描。所以两端断开？如果还有其他联系？如果有多个可选模块？

我不认为它可以在比我的例子更复杂的情况下完成。有人提到插入一个高阻值电阻。这类似于电路断开，并带来了我上面概述的所有问题。即使您在参数列表中设置了电阻负载，您也可能需要花费更多时间来获得正确性，而不仅仅是修改整个电路规模。

想法。你总是需要断开连接吗？有参数列表，甚至可以进行蒙特卡罗模拟（如果您真的无法计算出组件值）。在某些情况下，参数化列表可能是合适的，但有些情况您只需要重绘即可。

如果您正在处理子电路，则很容易做到。假设符号是Test.asy和Test.sub子电路（或.lib, .cir, .txt, 任何你想要的扩展，都没有关系）。实例名称是Test。您所要做的就是制作一个名为Off（例如）的虚拟子电路，它是一个空白子电路，但具有相同数量的引脚（为了与符号兼容）。如果您的子电路有 3 个引脚，它看起来像这样：

.subckt Off pin1 pin2 pin3
.ends Off

如果您的子电路作为电流源的负载，或者您的周围元件没有一些导电路径就无法生存，只需在其中添加一些适当值的虚拟电阻即可。然后，所要做的就是重命名Test并Off注释掉.inc Test,subor.lib Test.sub语句，如果这是你所拥有的，或者注释掉整个 SPICE.subckt文本块，如果那是你使用的。这样，您可以将符号保留在原理图中，并保留您传递给它的任何参数，如果您要删除符号然后重新添加它，则无需再次更改/添加它们。已经提到的方法也可以工作，但它们会使您的节点/元素计数保持不变（或更糟），这意味着矩阵求解器将毫无用处，即使您的子电路几乎不会被使用。

如果您有分层原理图，我想这也可以完成，尽管我还没有尝试过。一种方法是制作副本。假设你的文件是Test.asc，那么只有 aTest.asy是链接到原理图的符号，所以你可以：

• 使用新名称复制/移动Test.asc，Test.asc.orig

• 创建空Test.asc的，其中只有一些高值电阻（1G或左右）

这将需要修改文件本身，因此在测试之后，这意味着重命名Test.asc为Test.asc.off，然后再Test.asc.orig改回Test.asc，这有点乏味，但也可以使用小脚本轻松完成。

我发现在某些情况下模拟非常慢；这可能是由已经绘制的电路中的一些问题引起的，好的，但是在哪里？

我遵循了其他用户的建议，并以这种方式解决了：

• 擦除电线并断开电路
• 在需要的地方添加 GND 和短路
• 使用 0V 电源将 VCC 注释切换到 GND 或断开电源并施加 GND

通过这种方式，我能够找到我的电路中减慢整个模拟的组件。

[