为什么不？真的，这完全是任意的。与 FPGA 上用于所有其他资源（尤其是布线）的面积相比，18×18 位与 16×16 位的芯片面积成本可以忽略不计。如果您不需要额外的位，请忽略它们。

但是，我认为将乘法器块制作为 18×18 位的常见做法有其基础，因为许多 FPGA 的片上存储器是 9 位宽的复数。

为什么内存是 9 位宽？好吧，9 位允许您存储 8 位加奇偶校验，或 64 位加 8 位 ECC（总共 72 位）。关心数据完整性的应用程序可以很好地利用这些内存。

但是，有很多应用程序不需要第 9 位来保护，而是更愿意使用它来提高数据的精度。设计一个能够以 18 位块存储数据但只能处理 16 位块的芯片是没有意义的。

我想这源于回忆。

它们已经是 18 位（允许每个字节有一个奇偶校验位），并且在乘法器出现之前已经存在了一代（FPGA，而不是工程师！）。鉴于 FIR 滤波器的一大用途是，对于不需要奇偶校验的应用，具有 18 位系数比仅具有 16 位系数要好，因为硅面积增加非常小。