我有一个 74HC14 施密特触发器 IC。我只使用其中一个 I/O 对,其他的都没有使用。
我知道在 TTL 逻辑中,未使用的输入应设置为高或低,以防止引脚悬空。
但我想知道,我可以将输出设置为高吗?效果会不会一样,即防止浮针?这是一个坏主意吗?
我有一个 74HC14 施密特触发器 IC。我只使用其中一个 I/O 对,其他的都没有使用。
我知道在 TTL 逻辑中,未使用的输入应设置为高或低,以防止引脚悬空。
但我想知道,我可以将输出设置为高吗?效果会不会一样,即防止浮针?这是一个坏主意吗?
74HC14 不是 TTL,它是 CMOS,重要的是输入引脚不要悬空。
原因是输入引脚在浮动时的阻抗非常高,以至于在那里积累的随机电荷可能/将会导致芯片内部不可预测的行为,包括振荡和高功耗。
输出不需要终止,因为它们是低阻抗并且它们从不真正浮动,(在内部连接到高或低轨)它们的状态取决于输入是终止到正轨还是负轨。
输出引脚由施密特触发器驱动;您永远不应该将(非三态)输出绑定到导轨上,这对您没有任何好处。
因为这些是施密特触发器,所以让输入悬空比常规逻辑的危害要小,但将它们全部连接到地或 VCC 仍然是一个好主意(而且免费!)。