我有一个 RF 开关芯片，它由电平为 0 V 和 -3 V 的逻辑信号控制。我想通过产生普通 +3.3 V CMOS 电平的 CPLD 来控制它。
电路板面积在此设计中非常重要，因为我试图将其嵌入到现有设计中。
几毫安的功耗或长达 100 微秒的切换时间对于该电路来说不是问题。RF 芯片的控制输入仅提供大约 10 uA 负载。可接受的逻辑电平在标称值的 +/- 0.5 V 范围内。我可以处理反相或非反相解决方案。我有 +3.3 和 -3.3 V 电源可用。
对于关卡转换问题，我有一个“相当不错”的解决方案，但我想知道这个问题是否有一个规范的“最佳”解决方案。
编辑
为了明确输出要求，输出逻辑高电平需要介于 -0.4 和 +0.6 V 之间。输出逻辑低电平需要介于 -3.5 和 -2.5 V 之间。
这应该没问题，因为您只需要 100 µs 响应。对于 10 kΩ 输出阻抗，10 µA 负载只会导致 100 mV 偏移，这完全符合您的规格。
请注意，这会反转，因此需要相应地调整 CPLD 输出极性。
我刚刚注意到，也许你只想要 0 到 -3.3V 输出，而不是 +3.3 到 -3.3 V。你先提到 0 到 -3.3，然后说 ±500 mV 是可以接受的，所以我有点困惑。无论如何，这里是 0 到 -3.3 V 输出版本。这个不反转。
好的，正如承诺的那样，这是我的：
正如我在评论中提到的，与 Olin 相比，它过于复杂。唯一的优点是输出电压在高电平状态下不会高于地，这对我的电路来说甚至不是必需的（但在另一种情况下可能有用）。
使它起作用的原因是使用带有集成偏置电阻器的互补对，例如MUN5311DW1。这将 R1、R2、R3、R6 和两个 BJT 放入单个 SC-70 (2 x 2 mm) 封装中，体积价格低于 0.05 美元（出于我的目的考虑到噪音）。在部件号 NSBC114EPDP6T5G 下，该芯片可以采用 1 x 1 mm SOT-963 封装。
由于减少了外部分立器件，我认为该电路实际上比 Olin 的占位面积略小。除非我能找到带有集成发射极电阻的 BJT。
罗素仅使用齐纳二极管和电阻器的想法可能会赢得足迹奖，但不幸的是，我没有足够的时间“玩一点”来找到这个特定项目的正确齐纳二极管值。
