我喜欢 Rice 的书，因为它提供了足够的细节和解释，以便能够在充分了解实际情况的情况下开始实施。所以以下基本上是来自赖斯的引用。

1. PLL实现有什么区别？

锁相环 (PLL) 通常具有三个基本组件：相位检测器、环路滤波器和布置在反馈系统中的压控振荡器 (VCO)（参见Rice 书中的附录 C ）。数字 PLL 将具有类似的结构。PLL 的目标是强制相位误差为零。

任何 PLL 都具有这种基本结构。但是对于同步任务（载波和定时恢复），PLL 的特定实现将取决于您为鉴相器选择的算法。此外，它的不同之处在于 PLL 的反馈连接的位置。

2.首先应该是什么：载波或定时恢复？

在“10.1 高级离散时间架构”一节中，Rice 回顾了不同的接收器架构。例如，这是一个“第三代离散时间检测器”：

它显示了用于载波恢复和符号时序的 PLL 布局。在这里您可以看到，符号时序 PLL的校正发生在载波相位 PLL的校正之前。请注意，Rice 还描述了其他架构，它们在反馈连接的位置上有所不同。

接收器需要在这两个时间上同步，以便以最佳性能解调：

• 发射器符号率
• 发射机载体

最先进的同步方式是使用 PLL。您需要同时处理两个循环。相同的 PLL 架构可用于两种同步，但单独实例化。循环的过滤部分就是这种情况。

除了：

• 每个环路都有一个不同的定时误差检测器：一个检测符号率误差，另一个检测载波相位误差。每种算法都不同。
• 反馈校正应用于链中的不同区域：符号率反馈应用于重采样器，进行频率转换的载波纠错。

同样重要的是，PLL 是一种精细同步。这意味着如果您的偏移量太大，它将无法单独同步。链中前面的进程应该执行粗同步。

应该巧妙地选择每个循环的定时错误检测器。因为他们可以互相干扰。例如，加德纳（Gardner）在适用时能够估计符号率定时误差，其中包含载波相位偏移。