我不久前研究了 ASIC，这就是我发现的：

每个人对“ASIC”这个词都有不同的定义。有（非常粗略）三类：FPGA 转换、“普通”ASIC 和“完全定制”。正如预期的那样，这些是按价格上涨和性能提高的顺序排列的。

在描述这些是什么之前，让我告诉你芯片是如何制造的……芯片有 4 到 12 多个“层”。底部的 3 或 4 层包含晶体管和一些基本的互连。上层几乎完全用于将事物连接在一起。“掩膜”有点像印刷电路板光蚀刻中使用的透明胶片，但每个 IC 层都有一个掩膜。

在制造 ASIC 时，口罩的成本是巨大的。一套掩膜版（8 层，35 到 50 纳米）跑到 100 万美元的情况并不少见！因此，大多数“更便宜”的 ASIC 供应商都在努力降低掩模的成本，这并不奇怪。

FPGA 转换： 有些公司专门从事 FPGA 到 ASIC 的转换。他们所做的是有一个标准或固定的“基础”，然后进行定制。基本上，他们芯片的前 4 层或 5 层对于所有客户来说都是相同的。它包含一些类似于普通FPGA的逻辑。您的“定制”版本将在其顶部有一些额外的层用于路由。本质上，您正在使用他们的逻辑，但以适合您的方式将其连接起来。这些芯片的性能可能比您开始使用的 FPGA 快 30%。回到“当时”，这也被称为“门海”或“门阵列”芯片。

优点：NRE 低（35,000 美元左右是最低的）。最低数量低（10k 单位/年）。

缺点：单芯片成本高——可能是 FPGA 成本的 50%。相对于其他解决方案，性能较低。

“普通”ASIC： 在这个解决方案中，您正在设计低至门级的东西。你拿你的 VHDL/Verilog 并编译它。各个门的设计取自芯片制造商批准的门和设备库（因此他们知道它适用于他们的工艺）。您支付所有口罩等费用。

优点：这是世界上大多数芯片的样子。性能可以非常好。每芯片成本低。

缺点：这方面的 NRE起价为 50 万美元，并从那里迅速上涨。设计验证非常重要，因为简单的搞砸会花费很多钱。NRE+最低订单数量通常在 100 万美元左右。

完全定制： 这类似于普通 ASIC，除了您可以灵活地设计到晶体管级别（或更低）。如果您需要进行模拟设计、超低功耗、超高性能或普通 ASIC 无法完成的任何事情，那么这就是您的理想之选。

优点：这需要一组非常专业的人才才能做好。性能很棒。

缺点：与普通 ASIC 相同的缺点，只是更多。把事情搞砸的几率要高得多。

你如何去做这件事真的取决于你想承担多少工作。它可以像将设计文件提供给台积电或联电这样的公司一样“简单”，然后他们将裸晶圆还给您。然后你必须测试它们，将它们分开，包装它们，可能重新测试，最后贴上标签。当然还有其他公司会为您完成大部分工作，所以您得到的只是准备好放在 PCB 上的经过测试的芯片。

如果您已经达到了这一点，并且您似乎仍然想要使用 ASIC，那么下一步就是开始在谷歌上搜索公司并与他们交谈。所有这些公司都略有不同，因此尽可能多地与他们交谈是有意义的。除了与他们交谈之外，他们还应该能够告诉您下一步是什么。

如果您正在查看第三方工艺，例如 IBM、ONsemi、STMicro 等，有两种主要方法可以制造 ASIC。第一种是直接与代工厂（制造商）合作，第二种是与处理较小订单的小组。

直接与制造商合作，您通常会购买特定芯片的生产运行。这将为您提供多个带有多个分划板副本的晶圆。标线通常约为 15 至 20mm ²。你可以在那个空间里放任何你想要的东西，然后你可以把晶圆分成单独的设计。如果您正在生产单个芯片，您的设计将被平铺在这里。我不知道这个价格，但它可能会像这样运行：，其中掩模是您成本的主要部分。我估计，对于最新的 40nm 工艺，成本从 200 万美元左右开始。$Cost = Masks + N \times Wafers$

如果您不是在寻找大批量，或者您想对设计进行原型设计，那么有些公司会从代工厂购买一到两个晶圆，然后将标线片中的空间售罄。有两家主要公司：MOSIS和CMP。他们打算只买一两片晶圆和一套掩模，所以他们的生产成本基本是固定的。它们的价格通常基于您的设计尺寸（以 mm ²为单位）。MOSIS 没有公布他们的费率，但 CMP 的 0.35 微米工艺最便宜的费率为 650 欧元/毫米²。对于 40 个芯片，一个不平凡的设计可能要花费 3000 美元或更多。特征尺寸越精细，制作掩模的成本就越高。

另一个需要考虑的问题是，设计和验证 IC 所需的设计软件并不便宜，除非你是在大学环境中进行的。

尽管制造芯片确实非常昂贵，但台积电和其他晶圆厂确实提供“穿梭服务”，将许多人的许多设备放在芯片上，并显着降低价格。我什至听说一家公司以 1500 美元的价格获得了一些其设备的样品，当您考虑替代品时，这非常低。首先，最好尽可能在 FPGA 上实现，以确保逻辑正确等。

看看这里：http ://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm

现在到 2018 年底，一家公司正在开发一个平台“ Itsy-Chipsy ”（假设软件工具集和晶圆厂服务），以大约400 美元的价格生产两个原型芯片，尺寸为 350x350um，可容纳 14000 个门。如果面积大小再除以 4，缩小到 170x170um，成本约为100 美元。

100 美元的价格是基于 MOSIS 对 2x2mm 芯片的定价，除以 16，然后再除以 4。上述 hackaday 页面上的评论有更多信息，但尚未弄清楚所有细节。他们参观了晶圆厂，并声称今年将启动众筹活动。这意味着：对于 2x2mm 大小的芯片，使用 MOSIS，获得 40 个芯片需要 5000 美元。

关于它的一件好事是它将使用所有开源工具，来自 ngspice.sourceforge.net、opencircuitdesign.com qflow 和 magic，以及cliford.at yosys。虽然不知道这些工具如何与库一起使用，以及需要什么。看看结果如何会很有趣。

查看pdf 文件中 sept-18 的 CMP MPW 价目表：在 0.35um CMOS C35B4C3 工艺上，每 mm^2 价格为 650 欧元，最小收费面积为 3.43mm^2。这大约是2230 欧元，用于 25 个裸模。到今天为止，这个数字更像是一个现实。

2016 年 imec 在 nmi.org.uk 上的幻灯片显示，在 0.18um 上的 MPW 示例成本为 25,000 美元，用于在第一个晶圆上至少 25mm^2 面积的 40 个裸片。每增加 40 个芯片成本为 2000 美元。

该演示文稿还显示了专用掩模成本：对于同一示例，第一批 14 个晶圆的 14x2945 裸片成本为 134,000 美元。每增加 2945 个晶片的晶片成本为 1000 美元。每个芯片的额外成本为 0.34 美元。这个 134,000 美元的数字与其他几个答案提到的 100,000 美元的数字非常吻合。

2013年 bitcoin.org 上题为“为什么 asic 开发成本 > 100 万”的帖子分享了几个数字：[1] 一个长波接收器，涉及 10 名工程师，一年花费 50 万美元，两个工程流片 25 万美元， 10k 芯片 + 验证和验证硬件 25 万美元。[2] avalon 比特币挖矿芯片的总成本可能约为 40 万美元，这是根据预购量猜测的。[3] 截至 2013 年，比特币挖矿的其他一些常见数字是，130 纳米约为 15 万美元，110 纳米为 200-30 万美元，65 纳米约为 50 万美元。尽管这些芯片的复杂性可能较低。