从最后一张图片中，我们看到多个电压映射到同一个离散值，这意味着一些比特不会被传输/丢失。似乎我们总是有四个重复可以再次“拉开”以形成一条漂亮的连续曲线：这告诉我们必须有两个连续的位丢失。经过一些试验和错误后，我注意到你不能仅仅将它们归零，因为这些大“步骤”在零上的均匀分布：如果我们改为在丢失的位上植入前两个有效位，我们会得到准确的我们正在寻找什么：

所以基本上我会说DAC输出是

[d1, d2, d3, d4, d5, d6,...]

（其中dn代表第n-th 最重要的位），但是您的程序以某种方式读取

[d1, d2, d1, d2, d5, d6,...]

实际上它也可能被某些d(n),d(n+1)人覆盖，因为我不知道我在你的情节中看到的是什么分辨率。d1, d2n

我做了一个快速绘图来模拟这种行为，我们可以看到几乎完全相同的结果：

这是为此图编写的 MATLAB 代码：

bits = 9;
x = 0:1e-2:2*pi;
y = round((sin(x)*0.85 + 1.15)/2 * (2^bits-1));
yd = nan(size(y));
perm = [1,2,1,2,5,6,7,8,9];
for i = 1:numel(x);
    bin = dec2bin(y(i), bits);
    bin = bin(perm);
    yd(i) = bin2dec(bin);
end
plot(x, yd,'.-b');

我怀疑您以某种方式错误地重建了位的顺序。这可能只是 ADC 和 FPGA 之间的接线错误，或者您可能已经对 DDR 数据进行了反向排序，或者 FPGA 代码对位有某种排序错误。