这就像糖果棒。他们不断以相同的价格使它们变小以增加利润。

严肃地说，小芯片有充分的理由。首先也是最重要的一点是可以在晶圆上安装更多的芯片。对于大型芯片，成本完全取决于它使用的晶圆的比例。处理晶圆的成本几乎是固定的，无论它产生多少芯片。

不过，使用较少的昂贵晶圆只是其中的一部分。产量是另一个。所有晶圆都有缺陷。可以将它们想象成很小但随机散布在晶圆上，任何遇到这些缺陷之一的 IC 都是垃圾。当晶圆被许多小型 IC 覆盖时，只有一小部分是垃圾。随着 IC 尺寸的增加，它们中出现缺陷的部分也会增加。作为一个仍然指出问题的不真实示例，请考虑每个晶圆都有一个缺陷并被一个 IC 覆盖的情况。良率将为 0。如果它被 100 个 IC 覆盖，则良率将为 99%。

产量远不止于此，这大大简化了问题，但这两种影响确实推动了更小的芯片更经济。

对于非常简单的 IC，封装和测试成本占主导地位。在这些情况下，特征大小并不是一个驱动问题。这也是我们最近看到更小、更便宜的包裹激增的原因之一。请注意，非常大的 IC（如主处理器和 GPU）正在推动极小的特征尺寸。

随着进程尺寸变小，功耗会降低。

较小的晶体管工艺允许使用较低的电压以及结构技术的改进，这意味着~45nm 处理器可以使用不到 90nm 处理器在类似晶体管数量下使用的功率的一半。

这样做的原因是，随着晶体管栅极变小，阈值电压和栅极电容（所需的驱动电流）变低。

应该注意的是，正如 Olin 指出的那样，这种改进水平并不会继续缩小工艺尺寸，因为漏电流变得非常重要。

您的另一点是信号在芯片周围传播的速度：

在 3ghz 处，波长为 10cm，但是 1/10 波长为 1cm，这是您需要开始考虑数字信号传输线效应的地方。另外请记住，在英特尔处理器的情况下，芯片的某些部分以两倍的时钟速度运行，因此 0.5 厘米成为传输线效应的重要距离。注意：在这种情况下，它们可能在两个时钟边沿上运行，这意味着时钟不会以 6Ghz 运行，但正在进行的某些进程正在快速移动数据并且必须考虑影响。

外部传输线的影响，您还必须考虑时钟同步。我实际上不知道微处理器内部的传播速度是多少，对于非屏蔽铜线来说，它的速度是光速的 95%，但对于同轴电缆来说，它是光速的 60%。

在 6Ghz 时钟周期仅为 167皮秒，因此高/低时间约为 84 皮秒。在真空中，光可以在 33.3 皮秒内传播 1 厘米。如果传播速度是光速的 50%，那么传播 1 厘米需要 66.6 皮秒。这与晶体管和可能的其他组件的传播延迟相结合，意味着信号在 3-6Ghz 下移动甚至是小芯片所需的时间对于保持正确的时钟同步非常重要。

主要原因是你提到的第一个。晶圆（您称之为板）非常昂贵，因此您希望从它们中获得最大收益。早期的晶圆直径是 3 英寸，现在是 12 英寸，显然，这不仅为您提供了 16 倍的空间，而且您可以从中获得更多的芯片。
所以很明显，他们也会将这项技术用于塔式 PC 中使用的 CPU，即使在那里看起来没有必要。并且不要忘记笔记本电脑也有这种 CPU，而且它们在空间方面的预算是有限的。
速度也是一个问题，在 3 GHz 时，每个时钟周期的信号传输距离小于 10 cm。根据经验，从 1/10 开始，我们必须考虑传输线效应。而且不到1厘米。

编辑
更小的特征尺寸也意味着更少的栅极电容，这允许更高的速度。更快的开关意味着更少的功耗，因为 MOSFET 将更快地通过其有源区。实际上，制造商利用这一点来加快时钟速度，因此最终您不会看到这种功耗降低很多。

CPU 越来越小的核心原因很简单，在计算中，越小越强大：

大致而言，计算涉及两个基本动作：将信息从一个地方传输到另一个地方，以及组合信息链以产生新信息。由于我们在这里习惯使用电子设备，因此我们将这些动作的硬件称为“电线”和“开关”。对于这两种情况，越小越好：

电线：由于电线上的传输速度基本上是恒定的，那么如果你想从一个地方（例如交换机）获取信息到另一个地方，你必须缩短电线。（你也许可以达到更快的速度，但最终你会达到光速极限，此时你被迫重新缩短）。

开关：开关的工作原理是一根或多根输入线的信息进入并充满开关本体，使其内部状态发生变化，从而调制一根或多根输出线上的信息。填充较小开关的主体只需更少的时间。