这个问题是Homebrew 差分 'scope probe的扩展。我想我应该把这个作为一个新问题。
我需要测量一个 100Mb/s 的 LVDS 信号来检查它的完整性。我将尝试获得一个带宽为 600MHz 的示波器，但我需要一个差分探头，而且买不起真正的探头。所以我设计了一个使用THS3201DBVT 1.8GHz 电流反馈运算放大器的解决方案。
这是我第一个使用电流反馈放大器的设计，也是我的第一个高带宽设计。我将非常感谢任何反馈（双关语，对不起）。
补充：感谢 The Photon 建议移除运算放大器输入引脚下方的接地层。这是顶层下方的图层，显示了新的切口。其他层也做了同样的事情。
高速运算放大器的经典布局规则是移除连接到输入引脚的网络下方的电源和接地层。您会发现这是运算放大器数据表 PCB 布局部分的第一个要点。
这意味着，基本上，从连接到放大器引脚 3 或 4 的任何铜下方的平面层中移除所有铜。
实际上，这可能还意味着将 R1 和 R2 移动到更靠近输入引脚的位置，以最大限度地减少您将在平面层中切割的空隙的大小。
这有几个好处：
减少电路的输入电容。
最小化耦合到电路输入的电源和接地网络上的纹波。
提高电路的稳定性，因为其中一些电源/接地纹波可能是由放大器输出级的变化电流引起的，从而导致不需要的反馈。
另一个问题是您的去耦电容器。当您使用多个去耦电容时，如果它们的值相差超过 1 个十倍频程（在 100 pF 和 100 nF 之间有 1000 倍），则可能会在两个电容的谐振频率之间的某个频率处产生反谐振. 这导致反谐振频率下的电源阻抗异常高。最近，这里已经多次模糊地讨论过这个问题，并且它也记录在 Murata应用手册中。我建议将较小的去耦电容更改为 10 nF。
您没有接地的批量去耦。将 CP1 和 CP2 中间接地。
您的输入信号介于 0 和 +3.3V 之间。因此，至少在这种情况下，不需要 -6 V 电源轨。然而，这将使它成为一个更普遍的探测。
串联电阻（50 欧姆）是个好主意。范围也应设置为 50 欧姆。生成的示波器轨迹将为 1/2 值，但端接对于高速信号至关重要。
我还建议在每个反馈电阻上设置一个小的 (10-47pF) 电容以提高稳定性。这将对频率响应产生影响，因此请根据您计划测量的内容进行检查。使用 Tina-TI 模拟响应。
这真的需要4层吗？
在我看来，唯一使用 +/- 6V 的是运算放大器。
您可以通过使用 2 层板显着降低成本，但它可能会影响您的信号完整性（从而违背设计的目的）。
我希望有人在这一点上发表意见......