审核要求:DIY DC 到 50MHz 差分示波器探头

电器工程 运算放大器 放大器 示波器 微分 探测
2022-01-15 05:56:42

考虑到合适的差分探头的成本,我决定自己做。要求是:

  • DC 至 50 MHz 3db 带宽
  • 几个可选的输入电压范围,从 3V pk-pk 到 300 V pk-pk
  • 优于 1/500 的共模抑制比
  • “足够好”的噪声系数
  • 可以通过我当地电子商店的有限零件选择来实现
  • 布局适用于带有手工焊接元件的家庭蚀刻 2 面 PCB。

我几乎没有设计高速模拟电路的经验,所以我很想收到关于概念设计的反馈,包括批评。我还有一些关于实施的具体方面的问题:

  • 考虑到承载的信号几乎不能达到 50 MHz 并且电缆长度不到 1 m,我能否在不匹配同轴电缆两端的阻抗的情况下逃脱?我宁愿只将示波器端端接为 50 欧姆(并直接驱动探头端的同轴电缆),因为探头端的 50 欧姆串联电阻会将示波器看到的电压除以 2。

  • BJT 电流源是否足够快以在高幅度(JFET 栅极处为 3 V 峰峰值)50 MHz 信号下吸收恒定的 5 mA 电流?

  • 在每个 JFET 的源极和相应 BJT 的集电极之间添加一个电感器是确保在更高频率下恒定 JFET 漏极电流的合理方法,还是这样的电路不可避免地会振荡?

  • 我的 PCB 布局有多健全,有什么明显的缺点吗?你将做点什么不同的?


为了支持各种电压范围,我的初步设计依赖于插入 3 针接头连接器 (J1) 的外部无源衰减器。衰减器将具有微调电阻器和电容器,用于在整个频率范围内匹配反相和非反相输入。下图是一个 1:10 衰减器(大约 +/- 30 V 范围)。

示意图

模拟此电路- 使用CircuitLab创建的原理图


放大器前端通过 JFET 源极跟随器实现,以便为衰减器级提供高阻抗。选择此拓扑是为了规避可用运算放大器相对较高的输入偏置电流(最坏情况为 2μA)。双极晶体管电流源可确保在整个输入电压范围内为 JFET 提供相对稳定的漏极电流。

基于运算放大器的差分放大器还负责驱动 1 m 的 RG-174 50 ohm 同轴电缆。虽然运算放大器被宣传为能够直接驱动同轴电缆,但仍有用于端接电阻器的封装。

电源由 9 V 电池供电,运算放大器的另一半充当虚拟接地源。红色 LED 具有双重功能,即指示探头已打开,并为电流源提供约 1.8 V 的偏置电压。

功放板原理图

成分:

  • 低泄漏 (< 5nA)、2pF 输入保护二极管:BAV199
  • JFET :SST310
  • BJT:BC847b
  • 70MHz GBW、1kV/μs 双路运算放大器:LT1364
  • 用于差分放大器部分的 4 个精密电阻器(0.1%,2.2kΩ)。

电路板布局

2个回答

在实际构建东西之后

在此处输入图像描述

事后看来,我终于可以回答我自己的问题了。我已经按照问题中的特点构建了电路,带有 1:10 衰减器。


  • 如果不匹配同轴电缆两端的阻抗,我可以逃脱吗...

    是的,但这样做确实会影响信号完整性。蓝色迹线是使用标准 1:10 无源探头测量的约 6 ns 上升和下降时间方波(由基于74HC14的张弛振荡器生成)。在前四个屏幕截图中,黄色迹线是 DIY 差分探头的输出,乘以 10 乘以示波器,如图所示。最后一个屏幕截图是另一个 1:10 无源探头直接探测 SMA 连接器。示波器是 50 MHz Rigol DS1052E,具有 1MΩ 15pF 输入。

    在此处输入图像描述

    可以看出,端接两端会产生没有过冲的干净信号,但带宽只有大约 13 MHz。最快的上升时间是通过避免加载运算放大器来实现的,这表明低负载阻抗会非常严重地减慢运算放大器的速度。

  • BJT 电流源是否足够快以吸收恒定的 5 mA...

    是的。JFET 缓冲器及其偏置电流源在频率响应方面表现完美。带宽受到运算放大器选择的限制。

  • 在每个 JFET 的源极和相应 BJT 的集电极之间添加一个电感器是确保 JFET 漏极电流恒定的合理方法吗?

    没有必要,所以我没有尝试。不知道。

  • 我的 PCB 布局有多合理...

    我对布局本身没有任何问题,但我绝对应该在设计电路板时考虑到安装到屏蔽外壳上。热缩绝对不行,非常高的阻抗电路很容易受到各种干扰。即使将我的手移到探头所在的桌子,也会通过电容耦合影响测量。

我的设计有一个不可预见的缺陷是无法校正输出失调电压。事实证明,JFET 是独特的雪花:阈值电压可以变化数百毫伏,即使在同一批次的晶体管中也是如此。当我第一次构建探头时,它输出 +600 mV,探头短接在一起。我拆掉了 JFET,测试了我零件盒中的所有部件,并将最匹配的两个焊接到了电路板上。现在偏移变小了,但仍然显着 +30mV。未来的修订版应该有一种机制,可以用微调电位器补偿这个偏移电压。

另一个问题是输入电压范围。负电压线性处理至 -30 V 及以下,但高于 +6 V(衰减至 +0.6 V)的正电压会逐渐引起越来越多的失真。这是由于 JFET 源极跟随器在达到正电源轨时饱和引起的,而 -2.1 V 的栅极-漏极阈值电压会加剧这种情况,这意味着 0 V 输入已经导致 +2.1 V 输出。
正确的解决方法是将衰减器偏置到 -2.1 V 而不是接地。

你在这里做了很多很好的工作。

但是您选择的零件可能无法满足您的规格。

你有任何设计规范吗?
Step %overshoot(在以 50R 终止的电缆上),增益误差 0~50MHz,DC 偏移,Pwr,开/关开关?ESD防护等级?用于存储的短接引脚?

您认为 BAS 二极管的速度是否足以通过直接连接来保护 FET 免受 ESD 影响?我记得在 80 年代,很多年轻的 EE 在 Tek FET 缓冲 Diff Probes 上吹了前端 FET,它会在 25V 电压下爆炸。我会添加 R 系列来限制输入电流,并用 TI 的 ESD 二极管替换 BAV99 。0.5pF TPD1E04U04。为了保护二极管,二极管必须比 FET 传导得更快,ESD 可以达到 10 安培,持续皮秒。


我可能考虑过AD8001布局评估套件

16 有现货,下个工作日免费送货 £8.04 来自 RS Electronics

规格:1.5pF 输入电容 800 MHz GBW,PSRR >50dB

通过板载增益选择选择 x1 x10 增益。对于 800MHz 至 80MHz 的全带宽,
首选使用 50 欧姆电缆和 50 欧姆终结器。

将 Tektronics Diff Fet Probe 机械设计用于探针。虽然较新的 Tek 型号起价为 6,000 美元,但它们的工作范围高达 x GHz。但对于手持式和一次性焊料引线,请考虑他们的探头。

在此处输入图像描述

由于是电流反馈芯片,所以输入阻抗非常规
+Input 10 MΩ
–Input 50 Ω