用于高端 MOSFET 驱动器的自举电路

电器工程 栅极驱动 MOSFET驱动器 引导程序
2022-01-23 13:10:50

我非常熟悉 MOSFET 驱动器 IC 上用于切换 N 沟道高边 MOSFET 的自举驱动器的操作。本网站和其他网站详细介绍了基本操作。

我不明白的是高端驱动电路本身。由于一个好的驱动器可以推动和拉动大量电流,因此 IC 内存在另一对晶体管以将 VH 引脚驱动为高电平或低电平是有意义的。我看过的几个数据表似乎表明它们使用 P 通道/N 通道对(或 PNP/NPN)。去掉 IC 芯片的结构,我想电路看起来像这样:

示意图

模拟此电路- 使用CircuitLab创建的原理图

看来我们刚刚引入了一个递归问题。假设标记为“浮动”的节点可以是任意高电压,M3 和 M4 如何驱动不需要另一个驱动器来驱动驱动器(等等等等)?这也是假设高端驱动器最终由某种逻辑电平信号控制。

换句话说,给定一个任意高的浮动电压,M3和M4的推挽驱动是如何被来自片外的逻辑电平信号激活的?

澄清点:我要问的具体问题仅与使用逻辑电平信号激活高端推挽自举驱动器有关。当高端电压相对较低时,我认为这是微不足道的。但是一旦电压超过晶体管上的典型 Vds 和 Vgs 额定值,这将变得更难做到。我希望会涉及某种隔离电路。那个电路到底是什么样子是我的问题。

我认识到,如果 M4 是 P 沟道 FET(或 PNP),则不需要另一个自举电路。但是当外部晶体管来回切换时,我无法想象一个可以为 M4 和 M3 生成正确 Vgs 的电路。

以下是来自两个不同数据表的屏幕截图,显示了与我在上面绘制的相似的电路。也没有详细介绍“黑盒”驱动电路。

MIC4102YM
在此处输入图像描述

FAN7380
在此处输入图像描述

2个回答

示意图

模拟此电路- 使用CircuitLab创建的原理图

注 1:输入电压仅为\$V_{cc}\$\$V_\text{High Voltage}\$您不会在\$V_{BS}\$节点上应用任何内容。它只是为了代表。
注 2:请注意,有两种不同类型的理由。这些接地不能直接相互连接。

您必须在其栅极和源极端子之间驱动 MOSFET。由于高端 MOSFET 的源极端电压将浮动,因此您需要为栅极驱动电路提供单独的电压源(VBS:\$V_\text{Boot Strap}\$)。

在下面的示意图中,VCC 是电路其余部分的电压源。当 MOSFET 关闭时,自举电路的地线连接到电路地线,因此 C1 和 C2 充电至 Vcc 电平。当输入信号到达开启 MOSFET 时,栅极驱动电路的接地电压上升到 MOSFET 的漏极电压。D1 二极管将阻挡此高压,因此 C1 和 C2 将在导通期间为驱动电路供电。一旦 MOSFET 再次关闭,C1 和 C2 从 VCC 补充它们丢失的电荷。

设计标准:

  • RB 必须选择得尽可能低,以免损坏 D1。
  • C2 的容量必须选择得足以在最长的导通时间内为驱动电路供电。
  • D1 的反向电压额定值必须高于\$V_\text{High Voltage} - V_\text{CC}\$

输入信号必须与自举电路隔离。一些可能的隔离器是:

光耦合器

在此处输入图像描述

光耦是最基本的隔离方法。与其他方法相比,它们非常便宜。便宜的传播延迟时间低至 3 \$\mu\$ s。但是,传播延迟小于 1 \$\mu\$ s 的那些与隔离栅极驱动器一样昂贵。

脉冲变压器

在此处输入图像描述

脉冲变压器是一种用于传输矩形脉冲的空间型变压器。它们的匝数较少,以避免寄生电容和电感,而较大的磁芯用于补偿由于匝数减少而导致的电感损失。它们比光耦合器快得多。延迟时间一般小于 100ns。上图仅供参考。实际上,它们可以提供的电流不足以快速驱动 MOSFET;所以他们在实践中需要额外的电路。

隔离栅极驱动器

在此处输入图像描述

隔离栅极驱动是一种相对较新的技术。栅极驱动的所有复杂性都封装在一个芯片中。它们与脉冲变压器一样快,但它们可以提供几安培的峰值栅极电流。有些产品还包含片上隔离式 DC-DC 转换器,因此它们甚至不需要自举。然而,所有这些超级功能都是有代价的。

嗯,IC内部有“电平转换”电路。

在此处输入图像描述

而电平转换电路可能是这样的,这与FAN7380类似:

在此处输入图像描述

Pulse Filter 前的两个 NMOS 是相对于真实接地的,其差分信号路由到 Pulse Filter。Pulse Filter 后,地在\$V_{SRC}\$ 上浮动,电源为\$V_{BST}\$。

下面是 IR2110 的框图(来自 International Rectifier AN978-b):

在此处输入图像描述