这里提出了一个类似的问题:“两个旁路/去耦电容器”规则?但是这个问题是关于并联旁路电容器而没有提及封装尺寸(但答案大多假设并联部件具有不同的封装尺寸),而这个问题专门针对相同封装尺寸的并联旁路电容器。
我最近参加了一门关于高速数字设计的课程,讲师详细解释了电容器的去耦性能几乎完全受其电感的限制,而电感又几乎完全取决于其尺寸和位置。
他的解释似乎与许多数据表中给出的建议相冲突,这些数据表建议多个去耦电容值,即使它们具有相同的封装尺寸。
我相信他的建议是:对于每种封装尺寸,选择可行的最高电容,并将其放置在尽可能靠近的位置,而较小的封装则最接近。
例如,在莱迪思半导体的示意图中,他们提出了以下建议:
- 470pF 0201
- 10nF 0201
- 1uf 0306
Q1:那个 470pF 电容真的有用吗?
Q2:用 0201 封装中的单个 1uF 电容器代替所有三个是否有意义?
Q3:当人们说较高值的电容器在较高频率下的用处较小时,其中有多少是由于电容造成的,又有多少是由于通常与较大电容器相关的封装尺寸增加?