尽管单片芯片上的 FET 是对称的，但许多分立 FET 具有非常不同的结构，试图最大化可用表面积以及源极/漏极连接。晶体管或芯片上的大块衬底连接具有出色的电流处理能力，如果设计一个 NMOS LSI 芯片，其中每个晶体管都需要将其源极或漏极连接到一个公共点，那么性能可能会通过具有衬底用作所有晶体管的源极或漏极。然而，大多数芯片使用体连接作为公共基极，浪费了其电流处理能力，但允许每个晶体管的源极和漏极连接是独立的。

一个典型的“分立”MOSFET实际上不是一个晶体管，而是数十个或数百个并联的晶体管。因为所有晶体管的漏极都应该连接在一起，所以使用衬底作为漏极不会像在 LSI 芯片中那样引起同样的设计问题。由于衬底可以很好地牢固地连接到外部端子，这样的设计既可以提高漏极的导电性，也可以消除使用顶部金属连接漏极的需要，从而允许使用更多的金属来连接源极. 不幸的是，如果晶体管的排列方式使其所有源极形成“网状”（有利于连接），那么它们的基极就会成为孤立的岛屿。虽然可以运行金属轨道将所有基地连接在一起，这样做将需要将源连接金属细分为许多条（降低性能）或添加额外的金属层和额外的绝缘层（显着增加成本）。由于每个底座部分都有用于源连接的金属层直接位于其上方，因此简单地将底座和源连接到该金属层要容易得多。

之所以如此，是因为如果您按照通常的方式操作 MOSFET（体二极管反向偏置），则将 Bulk 连接到源极或连接到更负（N 沟道）相对更正的电压没有区别（ P 通道）比源。

如果您想用单个 N 和 P 沟道 MOSFET 构建自己的逻辑门、传输门等，CMOS-IC 4007 可能就是您要找的，尽管并非所有包含的 6 个 MOSFET 都可以完全随机连接（一对 P-/N 通道配置为反相器，一对部分连接到 V+ 和 GND；只有一对完全空闲）。

以下是示例。

“分立的 4 端子 MOSFET 就没有那么有用了吗？”

一些潜在用途包括逻辑电平转换和 IC 保护。第四个引脚将本征体二极管的效果从使电路不对称的输出到输入短路（反之亦然）改变为对正电压信号偏置关闭的二极管。如果您查看 Phillips GTL2000 的数据表，您会发现 IC 内部的第四个端子象征性地接地，就像它在物理结构中一样。如果您想用分立设备复制它，则需要将第四个端子分开。这允许您在没有高度限制的绝对最大电压的情况下进行相同类型的转换和保护，以及更改该设备的其他参数，例如最大电流、RDS on 等。GTL2000 有 23 个 FET（22 个用于数据，一个用于巧妙的偏置技巧）与源极和漏极连接，每个引出到单独的引脚，体连接全部引出到同一个引脚（接地）上，所有栅极连接连接在一起并引出到单个引脚，将与产生所需钳位电压的电压相关联。其他类似使用的 IC 具有类似的有限规格，除了来自 maxim 的一个允许更高电压但有两个串联的场效应晶体管（正电压和负电压具有更高的 RDSon）并且需要负偏置电压或钳位下限将排除逻辑电平0. 因此，如果您想要一个双向逻辑电平钳位和输入保护器来保护设备免受意外连接到 13.8V 的影响，您需要自己动手。已经有人提到过mosfet模拟开关应用，它可以扩展到涵盖各种离散应用程序。在某些情况下，单独的源极引脚和主体接头可能允许在没有绝缘体的情况下将高侧和浮动晶体管散热到 PCB 接地层，并且可以将表面贴装器件焊接到接地层。但由于较高的内阻，这可能无法提供预期的好处。

鉴于大多数工程师可能从未在他们的手中持有过 4 终端设备，因此有许多聪明的应用程序可能不受供应限制。

制造商可能不希望将更昂贵的封装（4 针对 3 针）用于降低性能（背栅效应）而很少有人使用的操作模式。

当任何谨慎的晶体管在性能上与片上晶体管相去甚远以致任何性能比较都没有实际意义时，我什至质疑担心这个细节的有效性。只需将其称为另一件事即可添加到差异列表中并将其用作学习体验。