重要的是在去耦电容和 IC 引脚之间有一条低电感路径。任何电感都会降低电容的有效性。将电容器放在电源线“之后”意味着电容器需要通过更高的电感进行充电，但我不明白为什么这很重要。

低电感 = 短而宽的走线。IC 下方真正宽的走线具有相当低的电感，因此在您的图表中将去耦器放在 IC 的左侧和右侧通常是有效的。假设其他事情没有受到影响，您的替代方案似乎可能同样有效。

注意电感和电容组成一个谐振电路，在谐振频率下滤波器将不起作用。因此，设计人员经常使用解耦器的多个值来解决这个问题。像 0.1 uF 和 0.01 uF，或者对于高频板，可能是 0.01 和 0.001 uF

有高科技（即昂贵的）工具可以分析您的脱钩效果。我从来没有亲自使用过它们，它们是在我自己停止设计电路板之后出现的。

在您了解如何绘制布局的一些阻抗图后，您可以将走线电感更改为 0.5nH/mm，并使用 s-parms 或 ESR 选择电容值，并计算或不计算电源层阻抗。

但请记住，共振总是会发生在你最不想要的地方。（ 墨菲定律）

没关系。不要认为“从电源流向 IC 的电流会在流向 IC 的过程中为去耦电容器充电”。这不遵循我们可能习惯的任何机械类比，例如空气压缩机上的储备罐、储水器或供应链。

考虑对电路进行单独的交流和直流分析。对于直流/低频电流，电源为电容器供电。在交流/高频下，真正的电源是开路，而有效电源实际上是电容器本身。

您有两种不同的电路在彼此之上运行，因此真正重要的是组件和电容器之间的最小环路距离。刷新电容器的直流电流路径不会影响电容器实际提供的交流电流路径。在到达 IC 之前通过电容器的直流电流是无关紧要的。

这在亨利奥特的书电磁兼容性工程第 11.7 节中有更详细的介绍

后来就好了。也许 PCB 设计人员使用了这种方法，以减少 IC+旁路电容的环路面积。较小的环路面积需要较少的能量来对抗（较小的）电感。

检查 X2Y 电容器，以及通过相邻 PCB 通孔的电流如何最小化电感并改善旁路。

您正在探索高频数据线保真度的关键主题。绘制 3_D 拓扑（不是 2_D，而是 3_D）并检查总封闭体积。最小化该体积是最小化能量存储并因此最小化电感的关键。