旁路电容器的表征

电器工程 电容器 频率 去耦电容
2022-02-03 01:00:59

我正在阅读一些帖子,包括去耦电容以及这个应用笔记Xilinx Power Distribution Network

我对配电系统中的电容器值有疑问。不幸的是,我认为在我提出这个问题之前,我必须提供一些背景知识。

正如论坛帖子和应用说明中所述,电容器的物理几何形状决定了自感。在去耦的情况下,可以将电容器建模为具有内部电阻、电感和电容的小型电源。在频域中,电容器的内部阻抗视图是一个“波谷”,其中波谷的起点(零)由电容值决定,而终点(极点)则来自寄生电感。波谷的最低点由寄生电阻或电容器/寄生电感值的 LC 组合的谐振频率的最低值(以产生更高阻抗的为准)设定。

以下是说明电容器特性的图像

在此处输入图像描述

这是共振频率的方程。$$ \frac{1}{2\pi \sqrt{L \times C}} $$ -感谢你抓住那个奥林

通过这个推理,可以选择给定封装尺寸中最大尺寸的电容器,例如 0402,极点的特性不会改变,只有零点会移动到较低的频率(在图像中,向下的斜率将是对于较大的电容值,移到左侧)允许绕过更宽的频率带宽。定义电容器上部的谐振极点应包含相同封装尺寸的任何更高值的电容器。

稍后在应用笔记中有一个名为“电容器放置”的部分,如 Olin 的回应中所述,电容器的有效性不仅与电容器的电感有关,还与电容器的放置有关. 通俗地说,问题是这样的:随着 IC 开始消耗更多功率,电压开始下降,去耦电容器看到下降所需的时间取决于信号(电压drop)必须旅行,基本上越近越好。在应用笔记中完成了一个示例,如下所示

0.001uF X7R陶瓷贴片电容,0402封装Lis = 1.6 nH(寄生自感和电路板电感的理论电感)

电容器具有最低阻抗的谐振频率为 $$ Fris = \frac{1}{2\pi \sqrt{L \times C}} $$ $$ Fris = \frac{1}{2\ pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz $$

这个频率的周期是 Tris

$$ Tris = \frac{1}{Fris} $$ $$ Tris = \frac{1}{125.8\times10^6} = 7.95ns$$

为了使电容器有效,它需要能够比引脚上的电压下降更快地响应。如果电压骤降发生的速度快于 7.95ns,那么在引脚上的骤降和电容器响应电压尖峰的骤降之间会有一段时间,则可能会将电压降至欠压点,或重置。为了使电容器保持有效,电压变化必须以比谐振周期 (Tris) 的一小部分更慢的速率发生。为了量化这个陈述,一个电容器的可接受有效响应时间是谐振频率的 1/40,所以这个电容器的有效频率真的是

$$ 有效 Fris = \frac{125.8\times10^6}{40} = 3.145MHz $$

或者电容器将能够覆盖发生在 0.318uS 周期内的下降。

$$ 有效 Tris = \frac{1}{3.145\times10^6} = .318us $$

不幸的是,电容器通常不能放置在引脚的顶部,因此 PCB 的组成材料会产生另一个延迟。这种延迟可以建模为材料的传播速度。在应用说明中,标准 FR4 电介质的传播速度为 166ps/英寸。

使用上方的有效谐振周期 (Tris) 和材料的传播速度,我们可以找到电容器在有效 Fris 处保持有效的距离。

$$ 距离(x) = \frac{time(t)}{速度(\frac{t}{x})} $$ $$ 距离(x) = \frac{.318\times10^-6}{1.66 \times10^-12} = 1.20in$$ 或约 3.0cm

终于可以问我的问题了!

由于封装尺寸是减轻建模电源的极点或阻抗上限的电容部分,因此我使用 0.001uF 电容 0402 封装还是 0.47uF 电容器都没有关系0402 包。确定电容 Fris 的更好方法是找出内部电阻或有效电容与极点相交的频率(以较高的点为准)。它是否正确?还是我没有考虑其他一些因素?

1个回答

我最喜欢的电子书是《高速数字设计:黑魔法手册》。我强烈推荐这本书。它看起来很贵,但它完全物有所值。这本书有 12 页关于选择旁路帽!作者 Howard Johnson 还教授了一些将解耦上限作为主题之一的课程。

多年来我学到的一些重要的东西,并得到了本书的支持,那就是去耦帽的“标准实践”几乎总是错误的,在选择和路由它们时,艺术多于科学.

关于去耦上限,您可以进行很多计算,但由于很多原因,其中大部分都不准确。电容本身变化很大(尤其是像 X7R 这样的高介电电容)。PCB 布局发生了很大的变化(您需要在 3-D 中考虑这一点)。温度和电压会改变电容的行为。单个电容将充当“电源平滑电容”和“交流信号返回旁路电容”。等等。

约翰逊所做的是,经过大量实验,发现电感是最重要的因素,它几乎压倒了所有其他考虑因素。因此,选择和放置去耦电容时的目标是使用大量物理上小的电容,具有最高的实用价值,并将它们布线以使总电感尽可能低。

理想情况是在 0402 封装中使用大量 0.1 uF 电容。将它们放在 PCB 背面的芯片下方。帽的布线如下图所示。过孔直接连接到电源/接地层(而不是芯片的电源引脚,因为这通常会增加电感)。如果您将盖子放在芯片下方,那么有时您可以共享相同的通孔而不会出现任何问题。

正确的去耦帽布局

选择 0.1 uF 电容的原因是因为它是 0402 封装中实用性最高的。选择 0402 的原因是因为它是最小的实用尺寸,并且您希望使用大量它们来降低有效的 ESL/ESR。当然,如果您有一个没有电源和接地层的 2 层 PCB,那么所有的赌注都没有了。

我不想贬低数学的使用,这很重要,但电源去耦和交流返回路径的复杂性通常使数学在现实世界中不太实用。在现实世界中,“经验法则”确实有帮助。在这个主题的许多经验法则中,只有 Howard Johnson 证明了其他规则不起作用并提供了这个更好的规则。我的实验和经验表明这是真的。