一般来说，较大的电容器封装会增加通过部件的电流回路，因此电感 (ESL) 会更大。同样，额外的材料意味着电阻（ESR）更高。当您将 ESL 和电容放在一起用于去耦应用时，您会得到一个 LC 谐振电路，其谐振频率会随着电感和电容的增加而降低。该电路中的 ESR 代表谐振时的最小阻抗。

去耦时，您通常希望在相关设备的工作频率范围内低于某个阻抗。要实现这一点，您需要覆盖该频谱不同部分的多个 LC 电路。这就是您需要一系列不同电容器尺寸的原因。

为了达到您想要的 ESR，您可能还需要多个电容器并联而不是一个，因为 ESR 也并联，因此会更低。

最后一点，还请记住，您使用的转义模式（通孔和走线的位置和数量）也会显着影响去耦性能，因为它们会增加电感。当您低于 0201 电容时，您会发现整体电感实际上随着电容尺寸的减小而增加。

更多信息在这里：

附加信息

较小的封装与较大的封装具有不同的谐振点。较大的封装也具有较高的引线电感（您需要考虑通孔封装）。

较小的封装总是更适合高速，因为它们减少了信号必须传播的长度。如您所知，对于高速设计，长度越长问题越多。这就是为什么即使有许多路径，FGPA 也能如此快速地运行，因为路径都挤在如此小的区域内。

在线某处对 smd 封装尺寸进行了很好的分析（我没有链接，但看到了）。它讨论了为什么要同时使用大尺寸和小尺寸来进行与共振有关的旁路。不过，脱钩是另一回事。这完全取决于您要解耦的信号类型。

通常越小越好，因为它可以减少信号路径。这总是好的。但并非总是越小越好（您最终会遇到其他问题，例如串扰）。

请注意，当您将事物并行化时，您可能会减少一些因素，但也会增加其他因素。如果你并联电阻器，你可能会降低它们的电阻，但你会增加它们的电容。与最初仅使用一个具有组合电阻的电阻器相比，它的电容可能更高。

在处理去耦电容器时，另一个因素是泄漏。这种并联电容器增加了泄漏。这通常对解耦非常不利，因为您并没有像您想要的那样解耦。